Радиоэлектроника асослари муҳаррир — Қ. Азимов

7.9. Транзистор боғланишли транзисторли мантиқий схема


Транзистор боғланишли транзисторли мантиқий схе­ма— ТТЛ (ТБТМ) диод боғланишли (ДТЛ) схемадаги (7.12-расм) диодларни транзисторнинг база — эмиттер ўтиши билан алмаштириш йўли билан ҳосил қилинади. Бунда интеграл кўринишда жорий қилинган кўп эмиттерли транзистордан фойдаланиш мақсадга мувофиқ бўлади. Бундан ташқари, Д₄ ва Д₅ силжитиш дидолари тушириб қолдирилиб, мантиқий схемалар бевосита ула- нади. Бу мантиқий элементларнинг ўлчамини кичирайтириш, интегралланиш даражасини ошириш имконини беради.
7.13-расмда содда инверторли ТТЛ (ТБТМ) нинг схе­маси кўрсатилган.

7.13-расм. Содда инверторли ТТЛ схе­маси


Унда Т₁ кўп эмиттерли транзистор­нинг эмиттер ўтишлари кириш диодлари, коллектор ўтиши эса, силжитиш диодлари вазифасини бажаради. Демак, T₁ транзистор манти­лий кўпайтириш (ВА) амалини бажарса, Т₂ транзистор инкор (инверсия) — ЙЎҚ амалини бажаради, яъни схемада ВА — ЙЎҚ мантиқий амал жорий қилинади. Агар схема киришидаги сигнал кучлани­ши, яъни Т₁ транзисторнинг эмиттер ўтишларидаги куч­ланиш U° = U_кт га тенг бўлса, бу ўтишлар тўғри йўна- лишда уланган бўлади ва T₁ транзистордан етарли қийматдаги I_б1 база токи ўтади. У транзисторнинг тўйи- ниш ҳолатини таъминлаб туради. Бунда Т₂ транзистор­нинг база кучланиши U_б2< U_бэт бўлгани учун у ёпиқ бўлади. (T₁ транзисторнинг коллектор токи I_к1 = I_б1 бўлиб, ҳисобга олинмаслик даражада кичик). Шунинг учун чиқиш кучланиш U₂ = U¹ бўлиб, «1» мантиққа тўғри ке­лади ва схеманинг бу ҳолати киришларнинг биттасидаги кучланиш U° қийматда бўлганда ҳам сақланади. Схе­манинг барча киришларидаги кучланиш бир вақтда орта бошлаб, остонавий кучланиш U_n га етгач, Т₂ тран­зисторнинг база кучланиши U_бэт қийматга эришади ва у очилади. Натижада Т₂ транзисторнинг база токи ортади ва Е_к манба—R_б резистор — T₁ транзисторнинг коллек­тор ўтишидан тузилган занжир бўйича оқади. Бунда Т₂ транзистор тўйиниш режимига ўтади. Кириш кучлани­шининг шундан кейинги ортиши T₁ транзисторнинг эмит­тер ўтишларининг ёпилишига олиб келади, яъни T₁ транзистор эмиттер ўтишига тескари, коллектор ўтишига — тўғри йўналишда кучланиш уланган бўлиб қолади. Чиқиш кучланиши U₂ = U° бўлиб, мантиқий «О» ҳолат вужудга келади.
Содда инверторли схеманинг асосий афзаллиги тезкорлигининг юқорилигидир.У T₁ транзистор- нинг қайта уланиш тезлиги билан белгиланади. Сабаби Т₂ транзисторнинг ёпилишида унинг базасида тўпланадиган заряд T₁ транзистор орқали жуда тез тарқалади (камаяди).
Схеманинг асосий камчилиги зарарли таъсирларга берилувчанлиги (турғунмаслиги) ва тармоқланиш коэффициентининг кичиклигидир. Унинг турғунмаслиги Т₂ транзисторнинг очилиш кучланиши кичик бўлиши билан тушунтирилади. Содда инверторли схеманинг бу камчиликлари мураккаб инверторли ТТЛ схемасига ўтиш билан йўқотилади. 7. 14-расмда унинг схемаси кўрса- тилган.