Print indd

Energy Overhead. In order to estimate the energy consumption occurring in
DVFS transitions, we must keep in mind what happens at the operating system
level. As we have seen, the driver in fact sets the PLL for the frequency change
and then the off-chip voltage regulator via I
2
C. In the former step, the OS must
first switch the CPU clock to a frequency not controlled by the PLL, then set the
new frequency and wait for the PLL to lock. Although the driver is implemented
using busy waiting, thus consuming energy, the CPU is clocked at a very low
frequency (24 MHz), so the energy consumption is negligible. Also the I
2
C driver
is implemented using busy waiting, but in this case the CPU is running at the
full clock frequency. This fact, combined with the long time needed for the I
2
C
communication causes this energy contribution to be the highest one. Probably, a
driver implementation exploiting DMA could have been a more efficient solution,
since in such a case we could still use the CPU for useful processing while carrying
out data transmission for the voltage regulator setting.
At this point, in order to proceed with the energy consumption estimation, we
got the CPU current drawn by measuring the voltage on top of the shunt resistor
connected to the CPU and dividing the value by the resistance value (0.02 Ω).
We repeated the measurement with the CPU running a workload simulating the
busy waiting worst case, setting first the frequency to 24 MHz, and then varying
it over a range of points from 396 to 996 MHz, as summarized in Table
5
.
Now, for the CPU power consumption estimation we must consider that the
CPU operating voltage is comprised in the range [0.95–1.25] V. To simplify our
analysis we approximated it to the mean value of 1.1 V. Given that, we can
first estimate the power and energy consumption of the frequency (PLL) setting

---

Towards Fine-Grained DVFS in Embedded Multi-core CPUs
249
Table 5. Current drawn by the CPU while spinning on a busy waiting.
Frequency (MHz) 24 396 504 600 792 900 996
Current (mA)
20 145 200 245 355 405 450
stage. As during this stage, the CPU operates at 24 MHz which means that the
current drawn is approximately equal to 20 mA. By multiplying the current for
the voltage value we obtained a power consumption value of 22 mW. Considering
that this stage can last at most from 7
µs to 125 µs, it turned out that the energy
consumption of the frequency setting ranges from 0.15
µJ to 2.75 µJ.
On the voltage setting side, we can say that the busy waiting of the CPU
operating at a frequency value between 396 and 996 MHz leads to a current
drawn in the range [145–450] mA, hence a power consumption contribution of
145*1.1 = 160 mW and 450*1.1 = 495 mW, respectively. We have shown how
this voltage regulation stage dominates the DVFS time overhead, taking from
607
µs to 625 µs, according to the power values computed above, this means an
energy consumption contribution of about 100
µJ and 300 µJ.
Summing up the average values of energy consumption found for the fre-
quency setting and the voltage regulation, we can say that the overall energy
required to perform a DVFS transition is 201.5
µJ on average.