34
МП системы. Наиболее часто эти устройства расположены на одной плате с
МК, реже – это
вынесенные пульты управления, индикаторные панели и т. п.
На рисунке 3.6 представлена структурная схема сопряжения МК и двух
периферийных ИС с использованием интерфейса SPI. Образованная на основе
интерфейса SPI мини-сеть относится к классу магистрально-радиальных. В рас-
сматриваемом примере МК является ведущим устройством, он инициирует об-
мен при передаче информации между МК и одной из периферийных ИС. Каж-
дая из периферийных ИС является устройством ведомым.
SPI-шина представ-
лена тремя общими линиями связи (MISO, MOSI, SCK) и линией выбора ведо-
мого устройства (SS):
MOSI – линия передачи данных от ведущего к ведомому (Master
Output Slave Input);
MISO – линия передачи данных от ведомого к ведущему (Master Input
Slave Output);
SCK – линия сигнала стробирования данных (синхроимпульсы);
SS – линия сигналов выбора ведомого устройства.
Рис. 3.6 – Стандарт SPI. Сопряжение приемника и передатчика
Для ведущего (master) MOSI, SCL,
SS настроены на выход, MISO – на
вход.
Для ведомого (slave) MOSI, SCL, SS настроены на выход, MISO – на вы-
ход.
· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·
Соединение устройств прямое. MISO
MISO, MOSI
MOSI.
· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·
35
Линии передачи данных и линия синхронизации являются примером
шинной организации, а линии выбора ведомого устройства – элемент системы
радиального типа. Скорость приема и передачи определяется частотой тактиро-
вания межмодульных магистралей МК fBUS: в
ведущем режиме скорость об-
мена не может превышать fBUS/2, в ведомом режиме максимальная скорость
обмена равна fBUS. На время отсутствия связи
буферы выводов встроенного
контроллера SPI переводятся в высокоимпедансное состояние. Последнее поз-
воляет избежать конфликтов на шине SPI. В противном случае несколько выво-
дов MISO ведомых устройств одновременно были бы активными, что не позво-
лило бы ведущему устройству произвести прием достоверной информации.
Стандарт SPI определяет четыре режима передачи (рис. 3.7), которые ос-
нованы на комбинации «полярности» тактового сигнала (clock polarity, CPOL) и
фазы синхронизации (clock phase, CPHA). Проще говоря, CPOL – это уровень
на тактовой линии до начала и после окончания передачи: низкий (0) или высо-
кий (1). А фаза определяет, на фронте или спаде тактового сигнала передавать
биты (табл. 3.1).
Рис. 3.7 – Режимы работы по стандарту SPI
Таблица 3.1 – Режимы работы SPI
Do'stlaringiz bilan baham: