If
V
л
\I
РАк
РБ
АЛ У
РБ
A0.. .A1S V
Ч' Д0...Д7 У
А
V
|
у,
|
МП
|
ША 0 1 2
3
4
5
6
7
8
9
11 12 13 /4 15
|
2Ь
|
10
|
ШД 0 1 2
3
4
5
7
|
|
9
|
|
21
|
В
|
|
29
|
7
|
|
30
|
3
|
|
31
|
4
|
|
32
|
5
|
|
33
|
6
|
|
34
|
|
|
35
|
|
|
КР580
|
Г
|
22
|
|
ИК80А
|
1>0
|
а
|
31
|
|
|
38
|
15
|
сг
|
|
39
|
|
|
36
|
23'
|
ГТ
|
|
19
|
|
|
С
вд{
ПП
ПЗХ
ОЖ
РПР
|
12
|
СВР
|
|
. Ч
|
13
|
|
11
|
зх
|
|
iT
|
/4
|
|
24
|
ЗПР
|
|
16
|
|
|
|
5 В-20 -5В-11 12В-2В 05щ.-2
Управляющие сигналы МП КР580ИК80А
Обозначение
|
Наименование
|
Назначение
|
|
Управление шинами
|
пм
|
Прием с шины
|
Сигнал ПМ= 1 указывает, что ШД на
|
(выход)
|
данных
|
ходится в режиме приема. Используется как строб разрешения приема с ШД в МП
|
вд
|
Выдача с шины
|
ВД=0 указывает,что МП выдал инфор
|
(выход)
|
данных
|
мацию в ШД. Используется для управ
|
|
|
ления записью информации во внешние устройства
|
|
Управление прерываниями
|
ЗПР
|
Запрос преры
|
Запрос на прерывание работы. Анализи
|
(вход)
|
вания
|
руется в состоянии останова и в конце выполнения каждой команды
|
РПР
|
Разрешение
|
При РПР=1 прерывание работы основ
|
(выход)
|
прерывания
|
ной программы для обслуживания внешнего устройства разрешено
|
|
Управление асинхронной передачей данных
|
ГТ
|
Готовность
|
При ГТ=0 устройство, с которым МП
|
(вход)
|
данных для
|
обменивается информацией, не готово
|
|
МП
|
к передаче данных. В этом случае МП переходит в режим ожидание и остается в нем до прихода ГТ=1
|
ОЖ
|
Ожидание
|
МП находится в состоянии ожидания
|
(выход)
|
|
поступления данных
|
|
Управление прямым доступом к памяти
|
ЗХ
|
Захват шин
|
ЗХ= 1 запрашивает разрешение на пере
|
(вход)
|
|
вод в режим, при котором ШД и LLIA находятся в третьем состоянии, что позволит внешним устройствам использовать ШД и ША для прямого доступа к ЗУ, минуя МП
|
ПЗХ
|
Подтверждение
|
ПЗХ= 1 подтверждает перевод шин адре
|
(выход)
|
захвата
|
са и данных в третье состояние
|
|
Синхронизирующие сигналы
|
Cl, С2
|
Тактовые импульсы
|
Тактовые импульсы с различными фаза
|
(вход)
|
|
ми (рис. 6.9, б)
|
С
|
Синхронизация
|
Синхросигнал, выдаваемый вначале
|
(выход)
|
|
каждого машинного цикла
|
СБР
|
Сброс
|
При СБР= 1 работа МП прерывается,
|
(вход)
|
|
СТК, РК, внутренние триггеры сбрасываются, а МП выводится из состояния останова или захвата
|
При рассмотрении обобщенной модели процессора мы для простоты анализа полагали, что выполнение команды всегда происходит за один машинный цикл. В реальных же процессорах число циклов в команде равно количеству обращений к ЗУ и УВВ, необ-
ходимых для выполнения команды. В зависимости от сложности команды в МП 580ИК80 на их выполнение может отводиться от одного до пяти машинных циклов (рис. 6.14).
Микропроцессор может организовать всего 10 типов различных машинных циклов, перечисленных в левой части рисунка 6.14. В каждой команде зашифрованы выполняемые В ней число и тип циклов. Первым циклом любой команды является выборка команды. Этот цикл может состоять из 4 или 5 тактов. Следующие, второй, третий и четвертый циклы всегда состоят из 3 тактов, а пятый цикл — из 3, 4 или 5 тактов. Микрокоманды, выполняемые в каждом такте, перечислены в нижней части рисунка 6.14. Первые 3 такта в любом цикле являются тактами, когда готовится и совершается обмен информацией между МП и внешними устройствами. В первом цикле 3 такта происходит запись байта команды в, регистр команд (ЗП в РК). После обмена информацией с ЗУ или УВВ в первом и пятом циклах микропроцессор может выполнить все необходимые действия над числами (операндами) в течение 4 и 5 тактов. В это время идут пересылки и преобразования информации внутри МП без обращения к внешним устройствам.
Система команд МП КР580ИК80А состоит из команд длиной в один, два или три байта. Первый байт команды заносится в РК в первом цикле и указывает длину команды, код операции и номера РОН, если они участвуют в выполнении операций. Второй и третий байты длинных команд заносятся в следующих циклах в буферные регистры W и Z и используются для непосредственной адресации ячеек памяти или устройств ввода — вывода. Общее число команд МП, образованных из 10 различных машинных циклов, равно 78.
Максимальная тактовая частота процессора равна 2,5 МГц, что соответствует длительности такта 0,4 мкс. Поэтому самая простая команда, которая не требует обращения к памяти, выполняется за один четырехтактовый машинный цикл, т. е. за 1,6 мкс, а самая длинная — за 18 тактов пятимашинных циклов, т. е. за 7,2 мкс.
Итак, рассмотренный микропроцессор позволяет организовать вычислительную систему со следующими основными характеристиками.
Разрядность данных — 8 разрядов
Объем адресуемой памяти — до 64 Кбайт
Количество РОН — 6
Система команд — 78 команд
Время выполнения команды — от 1,6 до 7,2 мкс
Количество подключаемых внешних устройств (с дополнительными БИС) — до 256
Перечисленные характеристики устройства, размещенного в объеме одной микросхемы, еще двадцать лет назад могли бы показаться фантастическими, но в наше время они выглядят уже
Тип
цикла
Число„ циклов
-КОМАНДА-
Н
ЗП в РК
ачало новой
Т
команды
ип цикла
I 1
Т4 \^\Т 5 \-
1 I
1. Выборка команды
Т2 -> ГЗ
Т1
1 - -
ЧТ из ЗУ З.ЗП в ЗУ
4. ЧТ из стека 5.3П в стек 6. ЧТ из УВВ 7.3П в УВВ 8. Прерывание
Останов
10. Прерывание при останове
©■-> Т1 ->
->2 -
ГЗ
Т2
1 <*э о
5С Э
3 ^
(з)—> Г/ -> Т2
ГЗ
©“>
Т1 -> тг ->
гз
I 1 I 1
Н* Т4 ь>| Т51-
I j I I
T 3
5
72
Конец последнего цикла команды
Do'stlaringiz bilan baham: |