И В. С. Ямпольсний о основы автоматики и электронно- вычислительной техники нститутов

а
а

ш ин данных позволяет совмещать во времени операции пересылки данных из одного операционного элемента в другой и ведет к росту быстродействия МП. В то же время увеличение числа шин умень­шает площадь кристалла, которую можно занять под различные функциональные элементы, и тем самым (при фиксированной пло­щади) приводит к уменьшению функциональных возможностей МП.' Поэтому промышленность выпускает микропроцессоры, в которых в зависимости от назначения по-разному организованы внутренние шины данных.
На характеристики МП большое влияние оказывают число и организация не только внутренних, но и внешних шин. В связи с ограниченностью числа выводов БИС в некоторых МП применяют общие шины адреса и данных (рис. 6.12, а). В таких системах об­мен информацией с внешними устройствами ввода — вывода (УВВ) или запоминающими устройствами (ОЗУ, ПЗУ) требует большого времени (до 8 тактов). Кроме того, необходим специальный внешний регистр для запоминания адреса^так как после 1-го такта шину надо освободить для передачи данных. Поэтому большее распространение получили МП с раздельными внешними шинами данных и адреса (рис. 6.10 и 6.12, б). В этих МП шина адреса однонаправленная, по ней адресные сигналы только передаются к внешним устройствам. Шина данных двунаправленная, информация по ней и передается от МП к внешним устройствам (ОЗУ, УВВ на рис. 6.12, б), и принимается от них (ОЗУ, ПЗУ, УВВ).
Внешняя шина управления ШУ во всех микропроцессорах са­мостоятельна. Эта шина многоразрядная, и каждая линия в ней однонаправлена, т. е. служит только для передачи или только для приема управляющих сигналов. В состав этой шины обязательно
входят линии передачи сигналов записи (ЗП) в память и УВВ, а также сигналов чтения (ЧТ) из памяти и УВВ. Эти сигналы организуют соответствующий режим работы того устройства, адрес которого выставлен в этот момент на шине ША.
Сигналы ЗП и ЧТ организуют обмен данными между МП и внешними устройствами по инициативе МП. Но бывают ситуации, » когда внешние устройства вынуждены обращаться к МП по своей инициативе. Примером может служить обращение пользователя к МП через клавишный пульт ввода информации. В этом случае внешнее УВВ (пульт) выставляет запрос на прерывание (ЗПР) текущей программы и обслуживание микропроцессором внешнего устройства (рис. 6.12, б). Если внешних устройств, которые могут выставить сигнал ЗПР, больше, чем входов запросов на прерывание у МП, то необходима дополнительная БИС — контроллер прерыва­ний, которая устанавливала бы очередность этих сигналов и пропу­скала их на вход МП по заданному приоритету.
Обработка запросов на прерывание в МП ведется схемой пре- *• . рывания (СП), входящей в состав УУВК- Этот узел (СП) должен выполнить следующие действия:
а) выбрать момент, когда можно прервать основную программу и выставить на линии управления сигнал, подтверждающий разрешение прерывания (РПР);
б) дать команду на запись в РОН состояния счетчика команд и регистра признаков в момент прерывания;
в) запустить выполнение команды обслуживания УВВ;
г) после окончания обслуживания УВВ вернуть исходную инфор­мацию в СТК и РП и запустить продолжение выполнения основной программ^ с прерванного места.
Помимо описанных управляющих сигналов в различных микро­процессорах применяются и другие сигналы, облегчающие органи­зацию наиболее трудоемких для программирования операций взаи­модействия с внешними устройствами. Общее число линий управле­ния может составлять 10...30.
В заключение этого параграфа приведем структурную схему одного из наиболее распространенных микропроцессоров типа КР580ИК80А (рис. 6.13). Этот МП построен по схеме с одной 8-раз- рядной внутренней шиной данных. В основном его структура подоб­на структуре МП, изображенной на рисунке 6.10. Однако имеются и отличия. К АЛУ подключена схема десятичной коррекции (СДК), позволяющая выполнять обработку данных, представленных не толь­ко в двоичном, но и в двоично-десятичном коде. В блок сверх­оперативной памяти (СОЗУ) помимо РОН (регистры) D, В, Н, С, Е, L) входят еще два буферных регистра W и Z, а также ука­затель стека (УС). Наличие в процессоре УС позволяет орга­низовать в МП системе особый вид быстрой работы с памятью, при котором не требуется указывать адрес ячейки ЗУ, к которой обращается МП.
Микропроцессор КР580ИК80А имеет 12-разрядную шину управ­ления (6 входных и 6 выходных сигналов), описанную в таблице 6.3.