И В. С. Ямпольсний о основы автоматики и электронно- вычислительной техники нститутов

L
13

16 1
75

j-\D1

13_
1±
6_
5

Я И 8

*Е п* 05Щ.-12

С	Т
D	(

2
²Н

+Еп-16
Оощ-8

m
JL
15

^1 1 2 п п	3 п	k 5 П П
“I	I	I	t
I ' . t
и и и
t
U	и	и
			t
I I	I	u
t1 t2	t3	t4 t5	t

&

—

нала С. Изменение уровня сигнала С производится логическим элементом 2И — ИЛИ — 2И (рис. 3.11, е).
Динамический синхронный D-триггер исключает сквозную пе­редачу сигнала с D-входа на выход триггера во время действия синхроимпульса. В триггере с динамическим управлением информа­ция записывается только в момент перепада напряжения на входе синхронизации. Схема динамического D-триггера изображена -на рисунке 3.12, а, а временная диаграмма для сигналов в различных точках триггера — на рисунке 3.12, б. Рассмотрим работу триггера, учитывая, что в каждый момент времени значения выходных сиг- налов логических элементов равны: X2=D-X4, Х1=Х2-ХЗ, ХЗ— = С-Л, Х4=С-Х2-ХЗ. Пока сигнал С равен нулю, ХЗ=Х4=1. Поэтому в паузах между синхроимпульсами выходной триггер на­ходится в режиме хранения информации, а сигналы на выходах первых двух элементов (Dl, D2) полностью определяются вход­ным информационным сигналом: X2=D ■ l=D и Xl=D • l = D. Сиг­налы Х2 и XI инверсны по отношению друг к другу, поэтому при появлении С= 1 только один из них разрешает прохождение синхроимпульса через один из элементов — D3 или D4:
С
Режим записи 1
Режим записи 0
= 1 и D= 1, имеем S=X3=C ■D— 1 • 1 =0;
R=X4=C-D-X3=l-0-0=\,
С=1 и D=0, имеем S=X3=1-0=1;
F=X4=m=0.
Временные диаграммы (рис. 3.12, б) построены с учетом задер­жек распространения сигнала в каждом логическом элементе (пока­заны тонкими линиями). Пунктиром на диаграммах для D, XI и Х2 показан случай, когда изменение информационного сигнала D про­исходит во время действия синхроимпульса. Анализ, который читате­лю предлагается провести самостоятельно, показывает, что этот сигнал проходит только на выходы первых элементов и не про­пускается элементами DЗ и D4. Таким образом, в рассмотренном триггере с динамическим управлением запись сигнала производит­ся по фронту импульса синхронизации. Условное графическое изоб­ражение динамического триггера (рис. 3.12, в) отличается от изоб­ражения статического триггера (триггера с потенциальным управле­нием) тем, что динамический вход синхронизации изображают на схеме треугольником. Если вершина треугольника обращена в сто­рону микросхемы, то триггер срабатывает по фронту синхроим­пульса, если от нее — по срезу.
Внимательный читатель, вероятно, уже обратил внимание на то, что динамический D-триггер, по сути дела, состоит из трех стати­ческих ^S-триггеров. Первые два триггера, собранные соответ­ственно на элементах, (Dl, D3 и D2, D4) производят подготовку информации. Третий триггер (D5, D6) записывает уже предва­рительно логически обработанную информацию. Именно такое двух-

—I	П L—_
1	П ^!Г	t
1л_л_1			V.*
4+— -1-1—	1 ! - ' 1 — 1-	■1 t 1 -1—*-
м ■■	1	г
i| ! ц1		l;
	'	I^- *

3.12)




с
Х2

Х1

Х4*Я
тупенчатое построение динамического триггера и позволило изба­виться от прямого прохождения сигнала с D-входа на выход тригге­ра в период действия синхроимпульса.
Небольшое усложнение схемы (рис. 3.12, а) позволяет полу­чить универсальный D-триггер (рис. 3.12, г), выполняющий функ­ции как ^S-триггера, так и динамического D-триггера. Модерни­зация заключается в замене всех двухвходовых элементов И — НЕ на трехвходовые элементы И — НЕ. Появившиеся дополнительные входы элементов D1 и D5 являются входами сигнала S, а входы элементов D2, D3 и D6 — входами сигнала R. Пока сигнал на ЗГ и ^ равен 1, универсальный триггер работает как динами­ческий D-триггер по входам D и С. Как только на один из входов

К561ТМ2

9_
4

ь_
9

Т
7F
13

3.13

6R

f-^,C
Hjj
HZ к
13

К155ТП2

2
'В

K1S5TM8

(ЗГили R) поступит сигнал, равный 0, так триггер сразу перестает реагировать на сигналы С и D принимает состояние, определя­емое сигналом ЗГ или R. Состояние S=R== 0 по-прежнему считается запрещенным.
И в ТТЛ и в КМДП сериях микросхем имеются универсаль­ные D-триггеры. Условные обозначения и цоколевка некоторых из них показаны на рисунке 3.13. Микросхемы К155ТМ2 и К561ТМ2 содержат по два независимых универсальных D-триггера. В микро­схеме К155ТМ8 находится четыре D-триггера с общими для всех триггеров входами 'динамической записи (С) и сброса в нулевое состояние (R).
Счетный Г-триггер имеет один управляющий вход и два выхода (рис. 3.14, а). Информация на выходах такого триггера меняется на противоположную при каждом положительном перепаде напря­жения на счетном входе Т, поэтому счетный триггер используется в качестве делителя частоты входного сигнала. Триггер такого типа может быть создан из D-триггера с динамическим управле­нием, если его инверсный выход соединить с информационным входом (рис. 3.14, б). При этом, если в начальный момент времени на выходе Q был нулевой уровень, то на входе D был уровень Q=l. По фронту первого синхроимпульса единица с D-входа пере­пишется (с опозданием, равным задержке одного логического эле­мента; рис. 3.14, в и 3.12, б) на выход Q. Соответственно на вы­ходе Q и входе D появится нулевой уровень (с опозданием, равным задержкам двух логических элементов). В следующем такте на вы­ход Q будет переписано нулевое значение с входа D и т. д.
Создать счетный триггер на базе статического D-триггера таким же образом (обратной связью с выхода Q на вход D) нельзя. Так как статический триггер имеет потенциальное управление, то при С= 1 напряжение на выходе за счет влияния обратной связи будет постоянно меняться на обратное, т. е. возникнут высоко­частотные колебания. Убедиться в этом можно, построив временные диаграммы, подобные изображенным на рисунке 3.11, в, с учетом задержек сигналов в логических элементах.
Прочие типы триггеров. Существует большое количество разно­образных триггеров, отличающихся от рассмотренных другой вход­ной логикой. Так, например, известны синхронные' /?5-триггеры, DV-триггеры с двумя управляющими входами, универсальные JK-
[





триггеры и пр..Еще раз подчеркнем, что все виды триггеров основаны на использовании базового элемента последовательностной логики — I асинхронного /^S-триггера.
Рассмотренные нами типы триггеров: статический асинхронный /ifS-триггер (с потенциальным управлением), статический синхрон­ный D-триггер (с потенциальным управлением), динамический син­хронный D-триггер (с динамическим управлением), счетный Г-триг- I гер (с динамическим управлением) — являются основными в сериях интегральных микросхем и позволяют строить на их основе любые цифровые узлы и устройства последовательностного типа (цифровые автоматы).
§ 3.6. ГЕНЕРАТОРЫ И ФОРМИРОВАТЕЛИ ИМПУЛЬСНЫХ СИГНАЛОВ НА ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ
Генераторы и формирователи импульсных сигналов на транзисто­рах мы рассмотрели в § 2.5. Применение логических элементов в этих устройствах позволяет получить необходимый результат , с минимальными материальными затратами. Кроме того, приме­нение микросхем вместо транзисторов позволяет создать устройства с лучшими параметрами и дополнительными функциональными воз­можностями.
Формирователь прямоугольных импульсов из колебаний произ­вольной формы-можно создать на основе триггера Шмитта. Этот триггер (рис. 3.15, а) образован двумя последовательно соединен­ными инверторами с резисторной /?2-цепью обратной связи. Вход­ной сигнал подается через резистор R\. За счет обратной связи характеристика прямой передачи (рис. 3.15, б) имеет крутую гисте- резисную петлю, ширина которой равна:
l/вкл ^ВЫКЛ⁼⁼ ( ВЫХ t/вых)Я 1 //?2,
где ы_вкл « «выкл — пороговые входные напряжения, при которых на выходе возникают уровни t/вых и t/вых- Если триггер Шмитта собирается на логических элементах 155-й серии (ЛА, ЛН, ЛЕ), то величина сопротивлений составляет /?i«500 Ом, /?2~2,2 кОм. Если используются логические элементы КМДП серий, то, для того чтобы не перегрузить выход элемента D2, сумма сопротивлений (/?2+/?i) должна быть не менее 40 кОм.
В 155-й серии имеется три разновидности триггеров Шмитта (условно-графическое обозначение; рис. 3.15, в) К155ТЛ1—два триггера, К155ТЛ2 — четыре триггера и К155ТЛЗ — шесть тригге­ров в одном корпусе.
Формирователь коротких импульсов служит для создания корот­ких импульсов в момент перепада входного сигнала большой дли­тельности. Схема такого формирователя приведена на рисунке

16. 
    а. Три первых элемента (Dl, D2 и D3) инвертируют входной сигнал и задерживают его на 3t_{3a р}. Таким образом, схему форми­рователя можно представить в виде схемы, данной на рисунке
    

16. 
    б, состоящей из двух элементов: инвертирующего элемента
    

задержки и логического элемента И — НЕ. Временные диаграммы, иллюстрирующие работу формирователя, приведены на рисунке

16. 
    в. Длительность выходного импульса t_y формирователя можно увеличить, если между элементами D1 и D2 включить удлиняю­щую RC-цепъ (рис. 3.16, г). В этом случае /_удаЗ/з_{Д р}+3RC. В схемах ТТЛ сопротивление резистора R не должно превышать 1 кОм, а в схемах с К.МДП элементами сопротивление должно быть не менее 40 кОм.
    

Формирователь длинных импульсов, длительность которых должна превышать длительность запускающих импульсов, собирают на базе устройств с удлиняющими /?С-цепями. Схема одного из простейших расширителей импульсов, составленного из элемента с открытым коллектором, /?С-цепи и триггера Шмитта, показана на рисунке 3.17, а. На временных диаграммах (рис. 3.17, б) приве­дены изменения напряжения в различных точках формирователя. При поступлении входного импульса выходной транзистор логи­ческого элемента D1 открывается и быстро разряжает конденсатор С. После окончания входного импульса начинается заряд конденса­тора, и через время, приблизительно равное т«ЯС, 'напряжение на нем достигает порогового напряжения включения триггера

D

Y
-o

A

1 , D1