И В. С. Ямпольсний о основы автоматики и электронно- вычислительной техники нститутов

(	Л		& (	t 11	11 12	&		J3	11 13_	&

К155ЛАЗ

К561ЛА7
К176ЛА7

К155 ЛАв

К155ЛИ1

К155ЛП5

L.
2_
4_
5_
9
1L
12_
13

К561ЛЕ10
К176ЛЕ10

К155ЛА6

К561ЛА8
К176ЛА8

К176ЛИ1

К155ЛР4

В цифровых автоматах значение функции зависит не только от значения переменных в данный момент времени (данный такт), но и от их последовательности в предыдущие моменты (такты). Поэтому раздел алгебры логики, описывающий работу цифровых автоматов, обладающих памятью, называется последовательностной логикой. Основным элементом последовательностной логики является триггерный элемент памяти, или просто триггер.
Триггер — это устройство с двумя устойчивыми состояниями равновесия, предназначенное для записи и хранения информации. Под действием входных сигналов триггер может переклю­чаться из одного устойчивого состояния в другое. При этом напря­жение на его выходе скачкообразно меняется. Как правило, триггер имеет два выхода: прямой Q и инверсный Q. Число входов зависит от выполняемых функций. По способу записи информации тригге­ры делят на асинхронные и синхронизируемые (тактируемые). В асинхронных триггерах информация может изменяться в любой мо­мент времени при изменении входных сигналов. В синхронизи­руемых триггерах информация на выходе может меняться только в определенные моменты времени, задаваемые дополнительным син­хронизирующим сигналом. Существует большое число разнообраз­ных триггеров с различными функциональными возможностями. Однако в основе всех схем лежит основной (базовый) асинхрон­ный /^S-триггер.
Асинхронный flS-триггер может быть построен на двух логи­ческих элементах ИЛИ — НЕ либо И — НЕ (рис. 3.10). Элементы охвачены цепями обратных связей, для чего выход каждого элемента подключен к одному из входов другого элемента. Триггер имеет два входа: S — вход установки в единичное состояние (от англ. set — установка) и R — вход сброса в нулевое состояние (от англ. reset — сброс). Как следует из схемы, данной на рисунке 3.10, а, при S=1 и R—0 на выходах будет
Q=5VQ= 1 VQ=0; Q=/?VQ=0V0=1,
а при S=0 и R= 1 имеем
Q=/?VQ= 1VQ==0;
Q=SVQ==0V0= 1.
После исчезновения входных сигналов, т. е. при S=R=0, сохра­няется выходной сигнал, равный 1 или 0, в зависимости от того, на. каком из входов (соответственно S или R) была перед этим единица. Все сказанное можно проследить и на диаграммах (рис. 3.10, б, в):

0. 
   й такт. Входные сигналы R и S отсутствуют (равны 0). Триггер в этот момент находился в единичном состоянии (Q— 1). Необходимо четкое понимание того обстоятельства, что в исходный
   

s
R
Q
Q
s
R
Q
Q

■ ш

^ п п
t СШ .J
Ьа Г— J
t. , Г~~1, 1
О I 2И 5 6 7 в t
fu ц—~
Ь—IJ-Ц—Ц— *
t—1-И~Т-
0 12 345676 t

момент времени состояние триггера—.величина случайная и мы только для определения начинаем анализ с Q=l.

0. 
   й такт. Входной сигнал 5=1. Триггер принудительно устанав­ливается в единичное состояние, но так как Q уже равно 1, то состояние выходов триггера не меняется.
   
1. 
   й такт. S=R=0. Режим хранения информации, записанной в предыдущем такте: Q=l, Q=0.
   
2. 
   й такт. 5=0, R= 1. Триггер принудительно устанавливается в нулевое состояние. При этом состояния Q и Q меняются на противоположные.
   
3. 
   й такт. S=R=0. Режим хранения. ,
   
4. 
   й такт. S=0, R=l: Принудительная установка в 0. Но так как Q уже равнялось 0, то состояние выходов триггера не ме­няется.
   
5. 
   й такт. 5=^=0. Режим хранения.
   
6. 
   й такт. 5=1, R=0. Принудительная установка в единичное состояние. На выходах триггера появляются сигналы Q=1 и Q=0.
   

Проведенный анализ позволяет сделать вывод:

1. 
   при S= 1 и R=0 происходит установка триггера в устой- i чивое состояние с Q=1 и Q—0 (запись единицы);
   
2. 
   при R~= 1 и 5=0 jrpoHcxoflHT установка триггера в устойчи­вое состояние с Q=0 и Q=1 (запись нуля);
   
3. 
   при 5=^=0 триггер сохраняет то устойчивое состояние, которое имел до прихода этих сигналов (режим хранения). 4
   

Таким образом, состояние триггера (записанную информацию) можно определить или по сигналу на выходе Q, или по инверсии записанного сигнала на выходе Q. Однако при 5=/?=1 оба выход­ных сигнала
равны нулю, что не позволяет однозначно, определить состояние системы. Поэтому комбинация входных сигналов S=#=l является запрещенной.
Читатель может самостоятельно провести подобный анализ для схемы RS-триггера на элементах И — НЕ (рис. 3.10, в) и убедиться, что вторая схема работает подобно первой при замене входных сигналов на инверсные с уровнями логических 0. На диаграммах (рис. ЗЛО, г) заштрихованными участками изображено время, в те­чение которого на входах /^-триггера действует запрещенная комби­нация входных сигналов: /?=3>== 0.
Описание работы /^S-триггеров мы проводили аналитическим и графическим способами, однако это можно сделать и при по­мощи таблицы переключений (табл. 3.4). Широкому использованию асинхронного /^S-триггера в качестве самостоятельного устройства ' мешают присущие ему серьезные недостатки: наличие запрещенной комбинации входных сигналов, подача информации по двум отдель­ным цепям (R, S), низкая помехоустойчивость.
Т а блица 3.4

	Вход				Выход
или	— НЕ		И —	НЕ		Q		Режим работы
S	R		5"	тг
0	0		1	1		0	0	Хранение
1	0		и	1		1	0	Запись 1
0	1		1	0		0	1	Запись 0
1	1		О	0		X	X	Запрещенный (Q=Q)

Синхронный D-триггер свободен от недостатков ^S-триггера. D-триггер (рис. 3.11, а) образован из /^S-триггера и входной комбинационной схемы на двух логических элементах. Сигналы, предназначенные для занесения в триггер, поступают на информа­ционный вход D. На вход синхронизации С подают синхроимпуль­сы, определяющие момент записи информации. Описание работы триггера при различных комбинациях входных сигналов представ­лено в таблице 3.5. Из таблицы и временных диаграмм (рис. 3.11, в), иллюстрирующих описанный процесс хранения и записи инфор­мации, видно, что D-триггер находится в режиме хранения при С=0 и в режиме записи при С=1. Такой триггер задерживает выход­ной сигнал до окончания того такта, в который он был записан. Так, входной сигнал D=1 кончается между первым и вторым, четвертым и пятым синхроимпульсами, а состояние Q=1 сохра­няется до конца второго и пятого тактов. Отсюда произошло и название D-триггера (от англ. delay — задержка). Если сигнал
Таблица 3.5

С	D	5=(Го		Q	Режим работы
0	0	0Т0=1	0П = 1	Предыдущее	Хранение
				. значение	*
0	1	0-1 = 1	0-1 = 1	»	Хранение
1	0	1-0=1	1 • 1=0	0	Запись 0
1	1	1-1=0	1 -0=1	1	Запись 1

на входе изменится во время действия синхроимпульса, то в триг­гере окажется записанной та информация, которая предшествовала окончанию синхроимпульса,— момент /з (рис. 3.11, в). Благодаря этому свойству (изменение информации в течение всего времени, пока С— 1) рассмотренный триггер называется статическим син­хронным D-триггером. Для нормальной работы статического D-триг­гера необходимо, чтобы изменение информации на D-входе проис­ходило только при С=0.
Во всех сериях интегральных схем имеются D-триггеры. Так, на рисунке 3.11, г показаны условно-графическое обозначение и цо­колевка микросхемы К155ТМ7, включающей четыре D-триггера. Все триггеры имеют самостоятельные информационные входы (выво­ды 2, 3, 6, 7), однако разрешение записи (входы С — выводы 13 и 4) осуществляется одновременно для двух триггеров, так как в кор­пусе уже задействованы все 16 выводов. Микросхема К561ТМЗ содержит четыре самостоятельных триггера с общим входом раз­решения записи. Эта ИМС интересна т.ем, что в зависимости от уровня управляющего сигнала V запись осуществляется либо низким (при К=0), либо высоким (при V= 1) уровнем синхросиг-

К155ТМ7

S
К561ТПЗ