Print indd

Fig. 1. Voltage and frequency plane showing the official DFVS points and their margin.
The approach starts from a study of the DVFS hardware support, in detail
the PLL and voltage regulator. The data sheets provided by the vendor are used
to understand the actual capabilities of the hardware. At high level, a PLL can
be thought as a frequency multiplier that allows us to set the frequency of the
processor to any multiple of a base frequency, within a given range. The number
of frequency points that can be set are obtained from the data sheets, by dividing
the range width by the base frequency. Similarly to the PLL, also the voltage
regulator will have a minimum (voltage) step and a range.
We therefore obtain the entire DVFS space as the Cartesian product of volt-
age and frequency points. This space includes the optimal points, the points that
cause a critical path failure and those characterized by a low energy efficiency.
In order to find the optimal points, we start from observing the points provided
by the vendor. Then we decide what kind of interpolation (linear, quadratic,
. . . ) best fits them. The selected interpolation is then performed to obtain the
extended set of points. For the validation of the set, we proceed as follows:
1. Computing the voltage margins of the official nominal DVFS points;
2. Verifying that the voltage margin of the new points is compatible with the
nominal ones.
Each of the nominal points is indeed tested using suitable benchmarks and
decreasing the voltage till a system failure is experienced. Typically such failures
consist of software faults, e.g., unexpected program terminations, wrong results
or operating system stuck due to kernel panics.
The difference between the nominal voltage and the highest voltage value
causing a failure is the voltage margin of that DVFS point. The procedure is
iterated for all the nominal points, and the iterated margins are again interpo-
lated to compute the expected margins for the new DVFS points. For the vali-
dation procedure we used the same benchmarks, but applied to the new points,
obtaining the actual margins. These are then compared against the expected
ones computed earlier. For each new DVFS point, if the difference between the
expected and actual margin is lower than a given threshold, in the order of

---

Towards Fine-Grained DVFS in Embedded Multi-core CPUs
243
a few units of the voltage regulator resolution, the voltage point is accepted.
Otherwise, the highest of the two margins is taken.