Практикум с использованием миниатюрной электротехнической лаборатории мэл, компьютерного моделирования

Вопросы для самопроверки и подготовки к лабораторной работе

1. 
   Перечислите основные цифровые элементы и поясните выполняемые ими логиче- ские операции.
   
2. 
   Поясните работу базового логического элемента интегральных микросхем ТТЛ.
   
3. 
   Поясните работу базового логического элемента микросхем КМОП.
   
4. 
   Какие цифровые устройства называются комбинационными и в чем принцип их ра- боты?
   
5. 
   Каковы назначение и структурная схема мультиплексора и демультиплексора?
   
6. 
   Каковы назначение и принцип работы дешифратора?
   
7. 
   Назначение и принцип работы цифровых триггеров.
   
8. 
   Поясните по таблице переходов и схеме принцип работы асинхронного RS-триггера на элементах ИЛИ-НЕ.
   
9. 
   В чем отличие синхронных триггеров от асинхронных?
   
10. 
    Поясните принцип работы D-триггера и составьте для него таблицу переходов.
    
11. 
    Поясните принцип работы JK- триггера и составьте для него таблицу переходов.
    
12. 
    Каковы назначение и классификация цифровых счетчиков?
    
13. 
    Поясните принцип работы асинхронного счетчика на D-триггерах.
    
14. 
    Что называют модулем счета и как его можно изменить в цифровых счетчиках?
    
15. 
    Каковы назначение и классификация регистров?
    
16. 
    Поясните принцип работы последовательного сдвигающего регистра на JK – триг- герах.
    

2. 
   Лабораторная работа №22. Исследование цифровых микросхем
   

Цель работы. Изучение основных классов цифровых микросхем и методов их исследования с использованием программы Electronics Workbench 5.12.
Описание лабораторной работы Лабораторное задание
А. Исследование логических элементов и комбинационных микросхем

1. 
   В английской версии программы EWB 5.12 логические элементы обозначены по международному стандарту ANSI и имеют графические изображения, показанные в таблице 17.4.
   

Таблица 17.4

2И	2ИЛИ	НЕ	2И-НЕ	2ИЛИ-НЕ

2. 
   Собрать схему компьютерного моделирования логических элементов, пока- занную на рис.17.15. Устанавливая ключами A и B различные комбинации входных сигналов, регистрировать выходной сигнал Q пробником и заполнить таблицу истин- ности логического элемента 2И.
   
3. 
   Выполнить аналогичные исследования и заполнить таблицы истинности для других логических элементов из таблицы 17.4.
   

Рис.17.15. Схема моделирования элемента 2И

Таблица истинности элемента 2И

A	B	Q
0	0	0
0	1
1	0
1	1

Рис.17.16. Комбинационная схема с двумя логическими элементами

4. 
   Собрать комбинационную схему с двумя логическими элементами, соединен- ными в соответствии с рис.17.16. Для каждой бригады логические элементы DD1 и DD2 заданы в таблице 17.5.
   

Таблица 17.5.

Вар.№	1	2	3	4	5	6	7	8
DD1	2ИЛИ -НЕ	2И	2И	2И-НЕ	2И- НЕ	2ИЛИ	2ИЛИ	2ИЛИ -НЕ
DD2	2ИЛИ	2ИЛИ	2И- НЕ	2ИЛИ	2ИЛИ -НЕ	2И-НЕ	2И	2И-НЕ

5. 
   Создавая все возможные комбинации входных сигналов, регистрировать вы- ходной сигнал и заполнить таблицу истинности комбинационной схемы (таблица 17.16). Для трех входных сигналов число возможных комбинаций равно 2³ . Комбина- ции входных сигналов соответствует значениям трехзначного двоичного кода.
   

Таблица 17.6

A	B	C	Q
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

6. 
   Для исследованной схемы составить логическое выражение и упростить его, используя теоремы булевой алгебры. Так, например, для схемы (рис.17.16)
   

Q  ((A B)  C)  A B  C  (A  B)  C  A C  B  C
(17.5)

Проверить соответствие логического выражения таблице истинности схемы.

7. 
   Исследовать заданную комбинационную схему, используя логический преоб- разователь («Logic converter»). Для этого собрать схему, показанную на рис.17.17.
   

Логический преобразователь (ЛП) вызывается кнопкой панели инструмен- тов и развертывается двойным щелчком по иконке. Входы схемы надо соединить с со- ответствующими входами ЛП, выход схемы соединить с выходом ЛП. На панели ЛП инициируйте использованные входы A, B, C.
Логический преобразователь позволяет проводить следующие исследования комбинационных схем:

• 
  Получить таблицу истинности схемы, нажав кнопку .
  
• 
  Получить булево выражение, реализуемое устройством, нажав кнопку .
  
• 
  Минимизировать булево выражение, нажав кнопку .
  
• 
  Получить схему устройства на логических элементах без ограничения типа, нажав кнопку .
  
• 
  Получить схему устройства на элементах И-НЕ, нажав кнопку .
  

Используйте перечисленные выше функции логического преобразователя для исследования заданной Вам схемы и сравните результаты с полученными ранее. Сде- лайте выводы.
Рис.17.17. Исследование комбинационной схемы логическим преобразователем

8. 
   Исследовать дешифратор на микросхеме 74159 (отечественный аналог К155ИД3). Схема эксперимента показана на рис.17.18.
   

Рис.17.18. Исследование дешифратора 74159

Дешифратор имеет адресные входы A, B, C, D, два входа разрешения G1’, G2’ и шестнадцать выходов 0….15. На адресные входы подается код в диапазоне 0000….1111 от генератора слова (Word Generator). На лицевой панели генератора слова в окне ED- IT указан номер последней редактируемой ячейки, в окне Current указан номер текущей ячейки, в окне Initial указан номер первой ячейки, с которой начинается просмотр, в окне Final - номер последней ячейки. На 16 выходов поступают кодовые комбинации в шестнадцатиричном коде. Просмотр ячеек памяти может выполняться в пошаговом режиме (Step), циклично (Cycle), с выбранного слова до конца (Brust). Частота посылок задается в окне Frequency. Нажав кнопку Patterns, можно выйти в меню, которое позво- ляет очистить буфер памяти всех ячеек, загрузить готовые кодовые последовательно- сти, запомнить созданные кодовые последовательности и т.д.

Для выполнения лабораторного задания соберите схему рис.17.18, введите в ге- нератор слова шестнадцатиричные числа от 0 до F, установите начальную ячейку 0000, конечную ячейку 000F, частоту 1 Гц. К выходам дешифратора подключены пробники. Выход, соответствующий адресному коду, имеет на выходе 0 и пробник гаснет.
Включите кнопку «Пуск» и, нажимая кнопку «Step» генератора слова наблюдай- те переключение пробников. Для номера выхода, соответствующего номеру Вашего варианта, запишите содержание ячеек окон генератора слова и действующий адресный код.
Б. Исследование триггерных схем

9. 
   Собрать схему RS – триггера на логических элементах 2ИЛИ-НЕ (рис.17.19).
   

Рис.17.19. RS- триггер на элементах 2ИЛИ-НЕ

10. 
    Включить кнопку «Пуск». Изменяя сигналы на входах R и S в соответствии с таблицей переходов 17.7, записать полученные состояния выходных сигналов.
    

Таблица переходов RS-триггера 17.7

R	S	Qn	^Qn+1
-	0	0	0
0	1
1	0
0	-

Примечание: знаком – обозначены безразличные значения входных сигналов.

11. 
    Собрать схему D –триггера (рис.17.20). Использовать модель триггера D -
    

триггера с инверсными входами установки R и S из панели Digital.

Рис.17.20. Схема D – триггера

12. 
    Включить кнопку «Пуск». Поставить ключ E в положение 1. Изменяя сигна-
    

лы на входах R , S , D и C в соответствии с таблицей переходов 17.8, записать полу- ченные состояния выходных сигналов.

Таблица переходов D-триггера 17.8

R	S	D	C	Qn	^Qn1
1	0	-	-	0	1
0	1	-	-
1	1	0
1	1	1

Если входы R и S находятся в неактивном состоянии ( R = S =1), то по перед- нему фронту тактовых импульсов на входе C происходит запись в триггер сигнала с входа данных D.

13. 
    Переключить ключ E в положение 2. При этом на вход D триггера поступает
    

инверсный сигнал с выхода. Установить R =1, S =1. Переключая ключ С, убедиться в том, что каждый тактовый импульс передним фронтом переключает триггер в противо- положное состояние. При этом D- триггер выполняет деление тактовых импульсов на 2. Такой режим работы D- триггера называют счетным.

14. 
    Собрать схему JK- триггера (рис.17.21).
    

Рис.17.21. Схема JK – триггера

Изменяя положение ключей, составить таблицу переходов JK – триггера 17.9.
Таблица переходов JK – триггера 17.9

R	S	J	K	C	Qn	^Qn1
1	0	-	-	-
0	1	-	-	-
1	1	1	0
1	1	0	1
1	1	1	1

Обратите внимание на то, что при R = S =J=K=1 задний фронт каждого такто- вого импульса переключает JK – триггер в противоположное состояние и триггер рабо- тает в счетном режиме.

В. Исследование двоичного счетчика

15. 
    Собрать схему двоичного счетчика на D- триггерах (рис.17.22). Счетный вход счетчика C и выходы триггеров Q₁…..Q₄ подключены к входам логического ана- лизатора. На счетный вход можно подавать импульсы от ключа С или от тактового ге- нератора.
    
16. 
    Включить кнопку «Пуск». Переключить ключ G в верхнее положение. Клю- чами S и R установить нулевые состояния на всех выходах триггеров. Подключить ши-
    

ны S и R к напряжению +V_cc. При этом с установочных входов триггеров снимается активный уровень. Многократно переключать ключ С, формируя входные счетные им- пульсы, регистрировать состояние выходов триггеров. Заполнить таблицу 17.10.

Рис.17.22. Схема двоичного счетчика на D- триггерах.

Таблица 17.10

N имп.	Q1	Q2	Q3	Q4
0	0	0	0	0
1
15

Проверить соответствие двоичных кодов на выходах триггеров номеру счетных импульсов.

17. 
    Установить частоту тактового генератора 1 Гц, амплитуду 5В. Переключить ключ G в нижнее положение и подать на вход счетчика тактовые импульсы.
    

Двойным щелчком развернуть логический анализатор. В логическом анализато- ре установить «Clock per division» 4, в окне «Clock» нажать «Set» и в меню «Clock setup» установить «Internal clock rate» 4 Гц, остальные установки могут соответствовать рис.17.23.
Включить кнопку «Пуск» и наблюдать на логическом анализаторы осцилло- граммы входных тактовых импульсов и сигналов на выходах триггеров.
Обратить внимание на положение фронтов тактовых импульсов и импльсов на выходах D-триггеров.
Зарисовать осциллограммы для полного цикла счета. Записать период цикла
счета.

Рис.17.23. Лицевая панель и меню установки логического анализатора