|
11.2. Analog Devices kompaniyasi signal protsessorlarining modellari
ADSP oilasining signalli protsessorlari yuqori unumdorligi va past narxi, shuningdek amaliy tizimlarni ishlab chiqarishning rivojalangan apparat va dasturiy vositalarining mavjudligi to‘fayli TI va Motorola kompaniyalarining ana shunday mahsulotlari bilan muvaffaqiyatli raqobat qilmoqda. Signal algoritmlardagi
174
protsessorlarning yuqori unumdorliligiga buyruqlarning ko‘p funksionalligi va
moslashuvchan tizimi, signal ishlov berish uchun xos bo‘lgan amallarning ko‘pini apparat yordamida amalga oshirish, hisoblash jarayonlari parallelizmining yuqori darajasi, buyruq siklining qisqarishi hisobiga erishiladi [34].
Eng istiqbolli SP ga quyidagilarni kiritish mumkin:
− SHARC (Super Harvard Architecture Computer) oilasining suruluvchi verguliga ega32-razryadli ADSP-21xx modeliprotsessorlari (masalan, ADSP2126x i ADSP2136x);
− Tiger SHARC (ADSP-TS101/201/202/203) oilasining suruluvchi verguliga ega 32-razryadli, yuqori unumdorli protsessorlar;
− Blackfin (ADSP-BF531/532/533/535/561) oilasining qo‘zg‘almas verguliga ega 16-razryadli, yuqori unumdorli signal protsessorlar.
SP ushbu modellarni batafsil ko‘rib chiqamiz.
SHARC oilasidagi signal protsessorlar. Hozirgi vaqtda jahon bozoridagi majud 32-razryadli protsessorlardan farqli o‘laroq SHARC-arxitektura unumdorligi bo‘yicha jiddiy cheklashlarga ega emas. Ushbu oilaning barcha protsessorlari beshta asosiy qism – yuqori unumdorli yadrodan, katta hajmdagi ikki portli statistik OXQ dan, kiritish/chiqarishning kuchli protsessori va tashqi muhit bilan aloqa portidan, ichki shinalar bilan shina kommutatori orqali birlashtirilgan buyruqlar va ma’lumotlardan iborat (11.6-rasm).
Ikki kirishli xotira
Protsessor yadrosi
Shina Port kommutator
К/Ch porsessori ХТТМ
11.6-rasm. SHARC arxitеktura.
Yadro o‘zining tarkibida uchta mustaqil parallel ishlaydigan, maxsus registrli faylda vaqtincha saqlanadigan, ma’lumotlar ustida arifmetik va mantiqiy amallarni
175
bajaradigan hisoblash qurilmalariga ega. Bunday registrli faylning mavjudligi
uzilishlarga tez ta’sir ko‘rsatishni, masalan real vaqt tizimlarida ta’minlaydi. Yadroda ma’lumotlar adresining ikkita mustaqil generatori bor, ular hisoblash blokiga xotirani adresatsiyalashning o‘zgaruvchan rejimlarini, xalqa buferlarini tashkil etishni ta’minlaydi. Yadroni boshqarish qurilmasi ichiga o‘rnatilgan buyruqlar keshi bilan birga bitta mashina sikli davomida buyruqlarni tanlash va bajarishni amalshga oshiradi.
Ikki portli ОЗУ har birini 48-razryadli buyruqlarni, xuddi shuningdek 8, 16 va 32-razryadli so‘zlar ko‘rinishidagi tashkil etishga yo‘l qo‘yadigan ma’lumotlarni saqlash uchun foydalanish mumkin bo‘lgan iikita xotira blokidan iborat.
Axborotdan protsessor yadrosi tomonidan va istalgan tashqi qurilmadan amalga oshirilishi mumkin.
Kiritish/chiqarish protsessori bevosita foydalanishning 10 ta kanalining ishinni boshqaruvchi xotiradan bevosita foydalanish (XBF) kontrollerini, ikkita to‘liq dasturlovchi ketma-ket portlarni (vaqti ajratilgan ko‘p kanalli rejimni ta’minlovchi), protsessorlar va multipleks tizimlar o‘rtasida operativ ravishda axborot almashinuvi uchun oltita tezkor 4-razryadli link-portlarni o‘z ichiga oladi.
Tashqi muhit bilan aloqa porti tashqi qurilmalar bilan aloqa uchun ichki shinalar multipleksorlarini, ko‘pprotsessorli tizimnitashkil qilishuchun xost-portni, qo‘shimcha harajatlarsiz oilaning oltitagacha bo‘lgan protsessorlarining ishlashini bir vaqtda bitta shinada amalga oshirish imkonini beradigan multiprotsessorli interfeysni o‘z ichiga oladi.
ADSP-21xx oila protsessorlari ma’lumotlarni uzatish samaradorligini oshirish uchun beshta ichki shinaga ega. Dasturlar xotirasi adreslari va ma’lumotlar xotrasining adreslari shinalaridan bir vaqtda dasturlar xotirasi va ma’lumotlar xotrasining adres maydonlari chegaralarida foydalaniladi. Dasturlar xotirasi ma’lumotlari shinalari va ma’lumotlar xotirasi ma’lumotlarining shinasidan, shuningdek, xotiraning tegishli sohalaridan ma’lumotlarni uzatish uchun bir vaqtda foydalaniladi. Natija shinasidan oraliq natijalarni turli hisoblash bloklari o‘rtasida to‘g‘ridan-to‘g‘ri uzatish uchun foydalaniladi.
176
Ushbu arxitektura bita mashina sikli davomida quyidagilarni amalga oshirish
imkonini beradi:
− dastur navbatdagi buyrug‘ining adresini generatsiyalash; − hisob bo‘yicha navbatdagi buyruqni tanlash;
− hisoblash amalini bajarish;
− ikkita ketma-ket portlardan ma’lumotlarni qabul qilish yoki uzatish. SHARC oilasidagi signallli protsessorlar barcha o‘rnatiladaigan qurilmalarda
yuqori klassdagi o‘lchov va nazorat apparaturasida, tibbiyot apparaturasida, maishiy elektronikada, nutqni tanib olish tizimlarida, telekommunikatsiya vositalari va katta hisoblash quvvatiga va ma’lumotlar almashinuvining yuqori tezlikli vositalarini rivojlantirishga ehtiyoj bo‘lgan boshqa qurilmalarda audiosignallarga ishlov berishni qo‘llash uchun mo‘ljallangan.
Suruluvchi vergulga ega uchinchi avlod signal protsessorlariga Analog Devices protsessorlarining kechroq yaratilgan modellari kiradi.
Do'stlaringiz bilan baham: |
