Методические указания по выполнению лабораторных работ Лысьва 2012

Лабораторная работа 4

Изучение работы сумматора

Цель работы – Изучение работы сумматоров по модулю 2, полусумматоров и полных сумматоров.

1. 
   Общие сведения
   

Как известно, основная операция в цифровых вычислительных машинах – сложение. Все другие арифметические операции – вычитание, умножение, деление – сводятся к сложению. Операция сложения двоичных чисел производится с использованием сумматоров, полусумматоров и сумматоров по модулю 2.

Сумматор по модулю 2 (элемент Исключающее ИЛИ) (рис. 4.1) работает следующим образом. Если на обоих входах элемента лог. 0 - на выходе также лог. 0. Если на одном из входов лог.1, а на другом лог. 0, то на выходе лог. 1. Если на обоих входах лог. 1, то на выходе 0.
Если добавить к элементу Исключающее ИЛИ двухвходовой элемент И, который служит формирователем единицы переноса, то получится одноразрядный полусумматор. Схема дает при А=В=1 результат S=0 (это младший разряд суммы) и Р=1 (старший разряд, здесь он называется единицей переноса). В итоге на обоих выходах полусумматора появляется двухразрядное двоичное выходное слово А+В=1+1=10. Его десятичный эквивалент 1+1-2.
Схема рис. 4.2 называется полусумматором, поскольку в нем не учитывается возможность суммирования сигнала переноса из предыдущего разряда.
Полный сумматор (его условное обозначение рис. 4.3) должен иметь вход для приема сигнала переноса С из предыдущего разряда Из двух одноразрядных полусумматоров можно получить одноразрядный сумматор. Таблица истинности приведена ниже, см. табл. 4.1.

Рисунок 4.1. Сумматор

по модулю 2

Рисунок 4.2. Полусумматор

Рисунок 4.3
Полный сумматор


Таблица 4.1 Таблица истинности полного сумматора

A	B	C	S	P
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

2. 
   Приборы и оборудование: лабораторный стенд, микросхемы К155ЛП5
   К155ИП2, К155ИМ3.
   

3. 
   Электрическая схема реализации сумматора
   

Рисунок 4.4

4. Порядок выполнения работы.

0. 
   

   А	В	S
   0	0
   0	1
   1	0
   1	1

   Исследовать работу микросхемы К155ЛП; которая содержит четыре независимых сумматора по модулю 2 (на стенде элемент D5).
   
   0. 
      На входы элемента (на стенде D5.1) поочерёдно подавать
      лог. 0 или лог. 1 в соответствии с таблицей истинности.
      
   1. 
      Проследить за сигналом на выходе элемента D5.1.
      
   2. 
      Заполнить таблицу истинности и проанализировать её.
      
1. 
   Исследовать работу полусумматора, схема которого содержит один элемент исключающее ИЛИ и один элемент И.
   

Примечание: выход элемента D1.1 (на стенде D5.4) соединен с инвертором D2.1 (на стенде D6.4), поэтому при заполнении таблицы истинности необходимо учитывать это, то есть при загорании индикатора H1 считать это за лог. 0 на выходе элемента D5.4, и наоборот.

0. 
   Собрать схему, для этого на стенде использовать две перемычки.
   
1. 
   

   А	В	S	Р
   0	0
   0	1
   1	0
   1	1

   Подавая на входы элемента D5.4 сигналы лог. 0 и лог. 1, проследить за сигналами на выходах полусумматора S и Р.
   
2. 
   Заполнить таблицу истинности и проанализировать её (учесть, что сигнал на выходе S инвертированный).
   

5. Содержание отчета.

1. 
   Название и цель работы.
   
2. 
   Схема выполнения экспериментов.
   
3. 
   Заполненные таблицы (п. 4).
   
4. 
   Выводы по работе.
   

6. Контрольные вопросы:

1. 
   Назначение сумматоров.
   
2. 
   Как можно получить сумматор с любой разрядностью?
   
3. 
   Назначение выводов Р и S..
   
4. 
   Чем отличается полусумматор от сумматора?
   

Лабораторная работа 5

Изучение принципа работы триггеров

Цель работы – исследовать в лабораторных условиях работу триггеров. Изучить классификацию и параметры триггеров, принципы построения асинхронных и синхронных RS -триггеров на логических элементах, функциональное назначение различных типов триггеров.


Основные теоретические сведения

Триггеры – это простейшие представители цифровых устройств последовательностного типа т.е. устройств или автоматов, обладающих памятью. Последовательностные устройства характеризуются определенным числом внутренних состояний. В каждый конкретный момент времени оно может находиться только в одном из возможных состояний. Переход устройства из одного состояния в другое осуществляется под действием внешних управляющих сигналов. Однако значение выходного сигнала нельзя определить только по состоянию входных сигналов, поскольку оно зависит не только от входной информации, но и от предыдущего состояния устройства.

Триггером называется устройство способное находиться в одном из двух устойчивых состояний и скачкообразно переходить из одного в другое под действием внешних управляющих сигналов. Данные состояния триггера определяются как состояние 0 и состояние 1. Триггер может находиться в любом из состояний неограниченный промежуток времени, до поступления внешнего воздействия или отключения питания.
Простейший триггер представляет собой одноразрядную ячейку памяти. В общем случае он снабжается определенной входной комбинационной схемой. Триггер снабжается двумя выходами: прямым Q и инверсным. Состояние сигналов на данных выходах может быть только противофазным. Говоря о состоянии триггера подразумевают значение выходного сигнала на выходе Q. При наличии уровня лог. 1 на прямом выходе Q говорят, что: «триггер находится в состоянии 1», либо: «триггер установлен», либо «триггер взведен». При наличии же на данном выходе лог. 0 оперируют понятиями: «триггер находится в состоянии 0», либо: «триггер сброшен».
Существующие типы триггеров могут быть классифицированы по различным признакам. Наиболее часто триггеры классифицируют по типу используемых информационных входов. Различают следующие типы основных информационных входов триггера:
R – раздельный вход сброса триггера (Q = 0);
S – раздельный вход установки триггера (Q = 1);
К – вход сброса универсального триггера (Q = 0);
J – вход установки универсального триггера (Q = 1);
Т – счетный вход триггера;
D – информационный вход переключения триггера в состояние, соответствующее логическому уровню на этом входе;
С – управляющий или синхронизирующий вход.

Кроме этих основных входов некоторые триггеры могут снабжаться входом V. Вход V блокирует работу триггера и он сколь угодно долго может сохранять ранее записанную в него информацию.

С точки зрения типа используемых входов различают RS-, D-, T-, JK-, VD-, VT- триггеры.
D-триггер состоит из ячейки памяти ЯП и логического устройства ЛУ на двух ячейках И-НЕ. D-триггер имеет один информационный вход (D-вход) и вход для синхронизирующего импульса. С = 1 – запись; С = 0 – хранение. Он может быть получен из синхронного RS-триггера (рис. 5.2).
Временные диаграммы работы D-триггера представлены на рис. 5.3. Приход тактового импульса при наличии 1 на входе D переключает триггер в состояние 1.
Приход тактового импульса при нуле на входе D переключает триггер в состояние 0.
В связи с такой особенностью, его называют триггером задержки, т.е. он переписывает состояние на входе D на выход с задержкой до прихода тактового импульса.

Рисунок 5.1. Схематическое обозначение D-триггера

Рисунок 5.2. Реализация D-триггера на основе синхронного RS-триггера





Рисунок 5.3 Временные диаграммы работы D-триггера