Измерительные единицы и процедуры их выражения Измере́ние

Таблица 13.1 – Таблица истинности К564ИП2

ВХОДЫ	ВЫХОДЫ
f>(A>)	f=(A)	f<(A<)	F> (A >В)	F =(A = B)	F<(A
					F(A
					F(A£ B)
				F (A = B)	F(A< B)
				F (A = B)	F(A£ B)
			F (A ³ B)		F(A
			F (A > B)		F (AB)
			F (A > B)	F (A = B)	F (A
			F(A > B)	F (A = B)	F(A£ B)

На рисунке 13.3, а в качестве примера приведена схема преобразования разрядности сравниваемых чисел. На приведенном рисунке f_> = 1_, f₌ = 1, f_< = 0. Подставив эти значения в вышеприведенные формулы, получим:
F₌ = F(А = В), F_> = F(А > В), F_< = F(А < В), F_> ´ F_< = 0.
Отсюда видно, что при таком управлении МСХ соотношения «меньше», «больше» и «равно» входных четырехразрядных чисел полностью переносятся на выходные функции F_< и F_>, которые можно рассматривать как выходные одноразрядные числа.
На рисунке 13.3 показана 8-ми разрядная схема сравнения двоичных чисел, построенная их двух 4-х разрядных ИС 561ИП2. На вход А> первой МСХ (сравнение младших разрядов числа) можно подавать либо низкий, либо высокий уровень напряжения. Сигнал переноса f_0 > необходимо подать на вход А> второго компаратора. Из рисунка 13.3 следует, что
F₈₌ = F₄₌×F(A2 = B2),
F_8< = F(A2 < B2) V f_4< × F(A2 = B2),
F_8> = f_0> ×  ,
A2 = A₇ A₆ A₅ A₄, B2 = B₇ B₆ B₅ B₄.
Таблица 13.1 – Таблица истинности К564ИП2

ВХОДЫ	ВЫХОДЫ
f>(A>)	f=(A)	f<(A<)	F> (A >В)	F =(A = B)	F<(A
					F(A
					F(A£ B)
				F (A = B)	F(A< B)
				F (A = B)	F(A£ B)
			F (A ³ B)		F(A
			F (A > B)		F (AB)
			F (A > B)	F (A = B)	F (A
			F(A > B)	F (A = B)	F(A£ B)

Следовательно, функции, выполняемые схемой, соответствуют таблице 13.1.Можно построить схему последовательного включения большего числа ИС К561ИП2 для сравнения 4m-разрядных чисел, где m – число ИС. Сигналы f_< и f₌ всегда подаются на младшую ИС, а сигнал f_> – на старшую ИС (деление на младшие и старшие ИС производится в соответствии с младшими и старшими разрядами сравниваемых чисел). Входы A < B, A = B всех остальных МСХ следует соединить с одноименными выходами предыдущих, а на входы A > B подать лог. 1.
При последовательном включении ИС снижается быстродействие схем сравнения многоразрядных чисел (увеличивается задержка распространения сигнала), поэтому предпочтительнее параллельное (пирамидальное) соединение МСХ (рисунок 13.5). Интегральная МСХ К555СП1 (рисунок 13.4) выполняет функции сравнения 4-х разрядных двоичных чисел, но ее переключательные функции отличаются от ранее рассмотренных для К564ИП2.

а − четырехразрядных; б − восьмиразрядных
Рисунок 13.3 – Схемы сравнения разрядности чисел

Рисунок 13.4 − Цифровой компаратор двоичных чисел:
а − четырехразрядный компаратор ИС К555СП1; б − восьмиразрядный компаратор на двух ИС К555СП1
Переключательные функции описываются следующими выражениями: F₄₌ = f₌ ´ F(А1 = В1),
,
.
На рисунке 13.4 приведена 4-х разрядная схема и 8-ми разрядная схема сравнения двоичных чисел.
Нетрудно заметить, что наблюдается полная симметрия по отношению к операциям больше и меньше при каскадном наращивании разрядов. Функции, выполняемые ИС К555СП1, могут программироваться сигналами f_0>, f₀₌, f_0< (таблица 13.2).
Таблица 13.2 – Таблица истинности восьми разрядного
Компаратора

ВХОДЫ	ВЫХОДЫ DD1	ВЫХОДЫ DD2
f0>	f0=	f0<	F4>	F4=	F4<	F8>	F8=	F8<
			F(A³ B)		F(A£B)	F(A > B)		F(A
			F(A> B)		F(A£ B)	F(A > B)		F(A£B)
			F(A> B)	F(A=B)	F(A< B)	F(A > B)	F(A=B)	F(A< )
			F(A> B)	F(A=B)	F(A< B)	F(A > B)	F(A=B)	F(A
			F(A³ B)		F(A< B)	F(A ³ B)		F(A
			F(A> B)		F(A	F(A ³ B)		F(A£B)
			F(A> B)	F(A=B)	F(A< B)	F(A > B)	F(A=B)	F(A
			F(A> B)	F(A=B)	F(A< B)	F(A > B)	F(A=B)	F(A

На рисунке 13.5 показана схема сравнения 24-разрядных двоичных чисел при параллельном включении ИС К555СП1. МСХ D2 – D5 используются для преобразования разрядности сравниваемых чисел, причем в качестве дополнительных входов используются входы наращивания разрядности A<, A>.
Соотношения «меньше», «больше» и «равно» выявляются между 5-разрядными числами A5 = ( а3 а2 а1 а0 f_0.>) и В5 = (в3 в2 в1 в0 f_0<) и полностью переносятся на выходные функции f_4> и f_4< (например, если A5 = B5, то f_4> = f_4<), которые можно рассматривать как 1-разрядные. Параллельное (пирамидальное) построение ифровых схем сравнения позволяет довести длину сравниваемых слов до 124 бит при небольших технических затратах (31 корпус ИС 555СП1). Задержка распространения сигнала будет не более 75 нс.

Рисунок 13.5 – Схема сравнения 24-разрядных двоичных чисел при параллельном включении ИС К555СП1
Сегменты обозначаются латинскими буквами a, b, c, d, e, f, g, а точка – dp (Decimal Point – десятичная точка). Управляют работой такого индикатора специальные дешифраторы-преобразователи: К514ИД1, КР514ИД2, 514ПП1, К514ИД4, К514ПР1, 155ПП5, 533ИД19, К564ИД5.
Микросхемы К514ИД1 и К514ИД14 имеют открытые выходы и резисторы в коллекторных цепях. Они используются для управления индикаторами с общим катодом без внешних резисторов.
Функционирование микросхемы К514ИД1А, Б, В описывается таблицей истинности (таблица 14.1). Судя по таблице, нулевое напряжение на выходе отвечает выключенному состоянию сегмента. Все сегменты оказываются выключенными при подаче на все информационные входы высокого напряжения.

Рисунок 14.1 – Обозначение сегментов семисегментных преобразователей

Рисунок 14.2 – Графическое обозначение:
а − КР514ИД1; б − КР514ИД2
Управление работой преобразователя осуществляется по входу BI. Уровень лог. 1 на входе BI разрешает работу ИС 514ИД1, лог. 0на этом входе приводит к обнулению всех выходов. Выходы преобразователя организованы по схеме с открытым эмиттером, причем величина выходных токов не более 4,6 мА. В отличие от 514ИД1 микросхема 514ИД2, имеет на выходах формирователи с открытыми коллекторами, обеспечивающими ток в нагрузке до 20 мА (нагрузка включается между питанием и выходом коллектора). Выходные сигналы ИС 514ИД2 инверсны по отношению к выходным сигналам ИС 514ИД1. Вход BI выполняет ту же функцию, что и в 514ИД1.
Дешифратор-преобразователь ИС 514ПП1 по назначению и принципу управления аналогичен КР514ИД2 (514ИД2). Преобразователь кода ИС К155ПП5 выполняет ту же функцию, что и 514ИД2, отличие заключается лишь в том, что разрешение по выходу осуществляется низким уровнем сигнала по входу  .
Таблица 14.1 – Таблица истинности К514ИД1

Микросхема К514ИД4 А, Б, В – это дешифратор-преобразователь с памятью (рисунок 14.3), в таблице 14.2 представлена таблица истинности К514ИД4А, Б, В, служащий для управления семисегментным индикатором. Особенностью дешифратора является наличие внутренней регистровой памяти, позволяющей хранить входную информацию после снятия данных со входа D1. Фиксация данных происходит при WR = 1, BI = 0. В случае, если WR = BI = 0, реализуется режим преобразования без запоминания. Для гашения сегментов на вход BI следует подать уровень логической «1» при любом состоянии входа WR. Соответствие между входными и выходными кодами дешифратора показано в таблице истинности, где нуль на выходе соответствует выключенному состоянию сегмента. Дешифратор − преобразователь 514ИД4В вследствие тносительно большого выходного тока (до 52 мА при U_вых = 1,7 В) может быть использован для параллельного управления несколькими индикаторами. В конкретных ситуациях выходы дешифраторов-преобразователей можно умощнить, подключая их к нагрузке через токовые ключи 514К.