Имс интеграл микросхема

Шифратор ва дешифратор

• 
  Ўнлик, саккизлик ёки ўн олтиталик саноқ тизимидаги рақамларни иккилик ёки иккилик-ўнлик кодга ўзгартирувчи комбинацион мантиқий қурилма – шифратор ёки кодер деб аталади.
  
• 
  Иккилик саноқ тизимидаги рақамларни ўнлик саноқ тизимидаги кодга ўзгартирувчи комбинацион мантиқий қурилма – дешифратор ёки декодер деб аталади.
  

Шифратор

• 
  Шифратор m та кириш ва n та чиқишга эга бўлиб, киришлардан бирига берилган сигнални чиқишда n – разрядли парал-лель кодга ўзгартиради. Агар шифратор n та чиқишга эга бўлса, у ҳолда унинг киришлари сони 2ⁿдан кам бўлмаслиги керак. Агар m=2ⁿ муносабат бажарилса шифратор тўлиқ, агар m<2ⁿ бўлса, у тўлиқ эмас деб аталади.
  

Дешифратор

• 
  Дешифратор шифраторга тескари бўлган амални бажаради. Агар дешифраторнинг n адрес киришлари унинг m чиқишлари сони билан m=2ⁿ муносабат билан боғланган бўлса, бундай дешифратор тўлиқ деб аталади. Агар m<2ⁿ бўлса, дешифратор тўлиқ эмас деб аталади.
  

60. 
    Бистабил ячейка, унинг нинг шартли белгиланиши.
    

Бистабил ячейка

• 
  Ҳар бир триггер асосида бир-бири билан ўзаро кесишиб кетган тескари алоқалари мавжуд бўлган иккита инверторли занжир ётади. Бу занжир бистабил ячейка (БЯ) деб аталади ва у иккита турғун ҳолатга эга.
  

БЯнинг шартли белгиси

61. 
    Асинхрон RS-триггернинг шартли белгиси, ўтиш жадвали ва ўтиш қоидаси.
    

Асинхрон RS-триггернинг шартли белгиси ва ўтиш қоидаси

Асинхрон RS-триггернинг ўтиш жадвали

62. 
    Асинхрон RS-триггернинг иккита 2ҲАМ-ЭМАС, 2ЁКИ-ЭМАС МЭ МЭ ёрдамида тузилиш схемаси.