Дипломированных специалистов «Информатика и вычислительная техника»

Варианты микроархитектуры процессоров Intel
Понятие микроархитектуры впервые было определено Intel для процессоров се-
мейства Pentium Pro. Его введение объяснялось необходимостью правильного по-
зиционирования новых процессоров среди существующих. Внешняя программная
модель (логическая) 32-разрядных процессоров изменялась только в сторону раз-
вития, в то время как их исполнительная (физическая) часть могла быть соверше-
но разной. Понятие микроархитектуры ориентировано на описание особенностей
исполнительной части процессоров, то есть того, какими способами и какими сред-
ствами процессор выполняет обработку машинного кода (рис. 2.2). На сегодняш-
ний день в рамках IA-32 существует две микроархитектуры процессоров Intel: P6
и NetBurst.
Уровень операционной системы
Уровень машинных команд
Уровень микроархитектуры
Уровень аппаратуры
Рис. 2.2. Представление компьютера в виде уровней
Микроархитектура Р6
Микроархитектуру Р6 поддерживают такие процессоры Intel, как Pentium Pro,
Pentium II (Xeon), Celeron, Pentium III (Xeon). Эта микроархитектура является,
по определению Intel, трехходовой (three-way) суперскалярной конвейерной архи-

---

Архитектура
31
Термин «трехходовая» означает поддержку технологий параллельного
вычисления, позволяющих процессору одновременно (за один такт) обрабатывать
до трех инструкций. Проблема оптимальной обработки потока машинных команд
является ключевой при разработке любого процессора. Поэтому для большей яс-
ности необходимо показать эту проблему в развитии. В компьютере фон-нейма-
новской архитектуры существуют две основные стадии исполнения команды —
выборка очередной команды из памяти и собственно ее исполнение. В первых
цессорах Intel все блоки процессора работали последовательно, начиная с этапа
выборки очередной команды из памяти и заканчивая этапом завершения ее обра-
ботки процессором. Напоминание об этом осталось в названии регистра IP/EIP —
(Instruction Pointer — указатель инструкции). До появления процессоров Intel
с конвейерной архитектурой данный регистр непосредственно указывал на оче-
редную команду, подлежащую выполнению. Процессоры Intel относятся к группе
CISC-процессоров, в которых для выполнения одной команды может требоваться
от единиц до нескольких десятков процессорных тактов. При такой обработке ко-
манд увеличение производительности может быть достигнуто только повышени-
ем частоты генерации машинных тактов. Простое увеличение частоты работы про-
цессора не имеет смысла, так как есть физически обусловленная верхняя граница,
до которой ее можно поднимать. По этому пути разработчики Intel шли до процес-
сора i80386 включительно. В ходе исполнения команды есть и другое узкое мес-
то — выборка команды из памяти. Это затратная по времени операция. Частичное
решение проблемы было найдено еще на заре развития компьютерной техники
в виде буфера упреждающей выборки. Развитием этой и реализацией других идей
стал конвейер — специальное устройство, существующее на уровне архитектуры
исполнительной части компьютера. Благодаря конвейеру исполнение команды
разбивается на несколько стадий, каждая из которых реализует некоторую эле-
ментарную операцию общего процесса обработки команды. Впервые для процес-
соров Intel конвейер был реализован в архитектуре процессора
Конвейер
имеет пять ступеней, которые соответствуют перечисленным далее стади-
ям обработки машинной команды.
1. Выборка команды из кэш-памяти или из оперативной памяти.
2. Декодирование команды.
3. Генерация адреса, в ходе которой определяются адреса операндов в памяти и вы-
полняется выборка операндов.
4. Выполнение операции с помощью АЛУ.
5. Запись результата (место записи результата зависит от алгоритма работы кон-
кретной машинной команды).
В чем преимущество такого подхода? Очередная команда после ее выборки
попадает в блок декодирования. Таким образом блок выборки освобождается и мо-
жет выбрать следующую команду. В результате на конвейере могут находиться
в различной стадии выполнения пять команд. Скорость вычисления в результате
существенно возрастает.
В процессорах Pentium конвейерная архитектура была усовершенствована и по-
лучила название суперскалярной. В отличие от скалярной архитектуры

---

32 Глава 2. Программно-аппаратная архитектура IA-32
Intel
(с одним конвейером), первые модели процессоров Pentium имели два конвейера.
В идеале такой суперскалярный процессор должен выполнять две команды за ма-
шинный такт. Но не все так просто. Реально два конвейера Pentium не были функ-
ционально равнозначными. В связи с этим они даже имели разные названия —
(главный) и v-конвейер (второстепенный). Главный конвейер был пол-
нофункциональным и мог выполнять любые машинные команды. Функциональ-
ность второстепенного конвейера была ограничена основными целочисленными
командами и одной командой с плавающей точкой
Внутренняя структура
обоих конвейеров такая же, как у
с одним общим блоком выборки команд.
Для того чтобы два разных по функциональным возможностям конвейера могли
обеспечить предельную эффективность (две выполненных команды за такт рабо-
ты процессора), необходимо было группировать команды из входного потока в со-
вместимые пары. Важно заметить, что исходная последовательность команд вход-
ного потока была неизменной. Если процессору не удавалось собрать совместимую
пару, то выполнялась одна команда на u-конвейере. Оставшуюся команду процес-
сор пытался «спарить» со следующей командой входного потока.
Вернемся к процессорам микроархитектуры Р6. Они имеют другую структуру
конвейера. Собственно конвейера в понимании
и первых Pentium уже нет.
Конвейеризация заключается в том, что весь процесс обработки команд разбит на
12 стадий, которые исполняются различными блоками процессора. Сколько именно
команд обрабатывается процессором, сказать трудно. Термин трехходовой озна-
чает лишь то, что для исполнения из входного потока выбираются до трех команд.
Известен верхний предел — в процессоре в каждый момент времени могут нахо-
диться до 30 команд в различной стадии исполнения. Детали этого процесса скры-
ты за понятием динамическое исполнение с нарушением исходного порядка следова-