Ўзбекистон республикаси олий ва ўрта махсус таълим вазирлиги андижон машинасозлик институти

МДЯ – транзисторларда бажарилган калит схемалар. Бир турдаги МДЯ – транзисторларда бажарилган калит схемаларнинг камчилиги бўлиб шу ҳисобланадики, бошқарувчи транзисторнинг уланган ҳолатида калит орқали ток оқиб ўтади. Бу ток жуда зарур ҳисобланмайди, чунки майдоний транзисторнинг ўрнатилган токи амалда нольга тенг бўлади. Комплементар МДЯ (канал ўтказувчанлиги қарама – қарши бўлган транзисторларда) бажарилган калит схемалар бу камчиликлардан ҳоли (9.4-расм). Бу калитда иккала транзистор затворлари ўзаро боғланиб ягона кириш ҳосил қиладилар. Стоклар бирлашиб ягона чиқиш ҳосил қиладилар, истоклар эса асос билан биргаликда мос равишда кучланиш манбаи ва умумий шинага уланадилар.
Иккала транзистор ягона кириш сигнали билан бошқарилади. Лекин, бу транзисторларнинг бўсағавий кучланиш U_БЎС қийматлари бир – бирига тескари ишорага эга бўлганлиги сабабли, кириш даражаларининг ихтиёрий қийматида бу транзисторлар турли ҳолатда бўладилар. Бир транзистор очиқ бўлганда, иккинчиси берк бўлади. Ҳақиқатдан ҳам, агар киришга Х=U⁰_КИР сигнал берилса, VT0 затвори асосга нисбатан манфий потенциалга эга бўлади U⁰_КИР-Е_М=-Е_М.

3. 
   – расм.
   

Демак, VT0 очиқ ҳолатда бўлади. Бу вақтнинг ўзида VT1 транзистор затворидаги потенциал асосга нисбатан бўсағавий кучланишдан кичик қийматга эга бўлади ва бу транзистор беркилади. Агар киришга х=U¹_КИР сигнал берилса, VT1 очилади, VT0 транзистор эса беркилади, чунки энди унинг затворидаги кучланиш асосга нисбатан қуйидагига тенг бўлади
.

Шундай қилиб, ихтиёрий стационар ҳолатда схема транзисторларидан бири берк ҳолатда бўлади, шу сабабли схема манбадан деярли қувват истеъмол қилмайди. Аммо схема қайта уланиш жараёнида, бирор жуда кичик вақт мобайнида иккала транзистор очиқ ҳолатда бўлади, чунки иккинчиси беркилиб улгурмаган бўлади. Комплементар МДЯ – транзисторларда ясалган калит схемалар бир турдаги МДЯ – транзисторларда ясалган калит схемаларга нисбатан ўн марта кам қувват истеъмол қилади. Лекин, схемаларнинг тезкорлиги бир хил бўлиб калит чиқиш сиғимининг қайта зарядланиш вақти билан белгиланади.