Print indd

Fig. 1. 4-cluster (16 cores) TSAR MPSoC architecture
4.2
Evaluation Platform
Regarding the hardware side, our evaluation platform is based on a Veloce2
Quattro emulator. Emulation platform allows us to fast emulate a full Regis-
ter Transfer Level (RTL) system, with a cycle accurate precision. Indeed, to
lead timing measurement campaigns on operating system primitives (e.g. syn-
chronization mechanisms), we have to get information from software execution
(operating system boot + application run) during a very large number of clock
cycles. With the “classical” simulation limitations, accurate simulation of these
mechanisms is extensively long. For example, the boot of a Linux kernel on top of

---

62
M. France-Pillois et al.
cycle accurate SystemCass [
7
] simulation system could take several days for a 16-
core TSAR platform. Hence it is hard to imagine a full measurement campaign
with a so long kernel boot duration. Commonly, people choose to deteriorate the
accuracy of the simulated model to improve the running time. On our side, we
use hardware support to speed-up simulation time without losing accuracy.
As for the software aspect, we use a port of Linux kernel 4.6 and the
µClibc
to boot the TSAR platform in our measurement campaign.
The GCC version used to compile applications for this platform is the 4.8.2.
Note that the GNU OpenMP library is part of GCC. Hence the GNU OpenMP
library version is directly related to the GCC release version. The GCC ver-
sion used is quite old, but the synchronization barrier management of the GNU
OpenMP library has not changed in more recent GCC releases. Slowdown issues
are the same in the release 4.8.2 that in the latest 7.2 GCC release.
To avoid interferences of the scheduling policy on our measurements, we
bound each thread to a different core, by setting the suitable OpenMP directive.