Print indd

4
Experimentation Environment
This section first presents the architecture of the MPSoC used to perform the
initial study. Then we give a description of the evaluation platform set up. And
finally we describe our non-intrusive measurement tool chain.
4.1
TSAR Manycore Architecture
The evaluation was carried out on the TSAR full coherent shared memory many-
core platform [
5
]. TSAR is a clustered manycore architecture based on NoC
which makes it well representative of modern MPSoCs. As represented in the
Fig.
1
, each cluster is mainly made of four MIPS32 processors with a private L1
cache, and a L2 cache which is also a shared memory segment. Each L2 memory
is designed to cache a section of the global memory and the L2 cache of a cluster
can be accessed by cores inside and outside the cluster.