Analysis of Si: Ge Heterojunction Integrated Injection Logic (I-/sup 2/L) Structures Using a Stored c electron Devices, ieee transactions on

SURFACE FED I L
1) Hole charge stored in the
substrate
(A14)
2) Hole charge stored in the switch emitter
(A15)
3) Electrons stored in the switch base/injector collec-
tor
(A16)
4) Holes stored in the injector base
(A17)
5) Holes stored in the intrinsic switch collector
(A18)
6) Holes stored in the switch collector injected from
the extrinsic base rails
(A19)
7) Holes stored in the injector base injected from the
extrinsic base rails
(A20)
8) Electrons stored in the extrinsic base rails
(A21)
9) Switch emitter/base depletion charge
(A22)
10) Switch collector/base depletion charge
(A23)
11) Injector collector/base depletion charge
(A24)
12) Injector collector/base sidewall depletion charge
(A25)

---

WAINWRIGHT et al.: ANALYSIS OF Si:Ge HETEROJUNCTION INTEGRATED INJECTION LOGIC
2447
13) Switch collector/base sidewall depletion charge
(A26)
The high-low junction that results if the substrate doping,
, is different from the switch emitter doping,
,
has been treated using a simplified version of the analysis
presented by Dutton and Whittier [16] who define a blocking
parameter,
, as:
(A27)
The parameter
[see (A2)] is then written as
(A28)
Physically, this implies that for a larger switch emitter doping
concentration
that the junction is “collecting”
and for a smaller switch emitter doping concentration
that the junction is “reflecting.”
R
EFERENCES
[1] K. Hart and A. Slob, “Integrated injection logic: A new approach to
LSI,” IEEE J. Solid-State Circuits, vol. SC-7, pp. 346–351, 1972.
[2] H. H. Berger and S. K. Wiedmann, “Merged-transistor logic (MTL)—A
low-cost bipolar logic concept,” IEEE J. Solid-State Circuits, vol. SC-7,
pp. 340–346, 1972.
[3] H. H. Berger and K. Helwig, “An investigation of the intrinsic delay
(speed limit) in MTL/I
2
L,” IEEE J. Solid-State Circuits, vol. SC-14, pp.
327–337, 1979.
[4] D. D. Tang, T. H. Ning, R. D. Isaac, G. C. Feth, S. K. Wiedmann, and
H. N. Yu, “Subnanosecond selfaligned I
2
L/MTL circuits,” IEEE J. Solid
State Circuits, vol. SC-15, pp. 444–449, 1980.
[5] B. Mazhari and H. Morko¸c, “Intrinsic gate delay of Si/SiGe inte-
grated injection logic circuits,” Solid-State Electron., vol. 38, no. 1,
pp. 189–196, 1995.
[6] M. Karlsteen and M. Willander, “Improved switch time of I
2
L at low
power consumption by using a SiGe heterojunction bipolar transistor,”
Solid-State Electron., vol. 38, no. 7, pp. 1401–1407, 1995.
[7] T. E. Hendrickson and J. S. T. Huang, “A stored charge model for
estimating I
2
L gate delay,” IEEE J. Solid-State Circuits, vol. SC-12, pp.
171–176, 1977.
[8] V. Blatt, P. S. Walsh, and L. W. Kennedy, “Substrate fed logic,” IEEE
J. Solid-State Circuits, vol. SC-10, pp. 336–342, 1975.
[9] F. M. Klaassen, “Device physics of Integrated Injection logic,” IEEE
Trans. Electron Devices, vol. ED-22, pp. 145–152, 1975.
[10] S. P. Wainwright, S. Hall, and P. Ashburn, “The use of MEDICI
and SPICE in the design of surface and substrate fed integrated
injection logic (I
2
L) structures incorporating Si
10x
Ge
x
material,” IEE
Colloq. Physical Modeling of Semiconductor Devices, pp. 4/1–4/6, Apr.
1995.
[11] S. E. Swirhun, Y. H. Kwark, and R. M. Swanson, “Measurement of
electron lifetime, electron mobility and bandgap narrowing in heavily
doped p-type silicon,” in IEDM Tech. Dig., 1986, p. 24.
[12] J. del Alamo, S. Swirhun, and R. M. Swanson, “Simultaneous measure-
ment of hole lifetime, hole mobility and bandgap narrowing in heavily
doped n-type silicon,” in IEDM Tech. Dig., p. 290, 1985.
[13] S. S. Iyer, G. L. Patton, J. M. C. Stork, B. S. Meyerson, and D. L.
Harame, “Heterojunction bipolar transistors using Si-Ge alloys,” IEEE
Trans. Electron Devices, vol. 36, pp. 2043–2064, Oct. 1989.
[14] T. Nakamura, K. Nakazato, T. Miyazaki, M. Ogirima, T. Okabe, and
M. Nagata, “290 psec I
2
L circuits using five-fold self-alignment,” in
IEDM Tech. Dig., 1982, p. 684.
[15] R. W. Dutton and R. J. Whittier, “Forward current-voltage and switching
characteristics of p
+
-n-n
+
(epitaxial) diodes,” IEEE Trans. Electron
Devices, vol. ED-16, pp. 458–467, May 1969.