O’quv uslubiy majmua

Protsessor shinasini tashkil etishdagi parallelizm. Yuqorida xotira elementlarining qurilishida parallelizmni tashkil etish variantlari ko‘rib chiqildi, biroq ushbu elementlarning unumli ishlashda protsessor shinalari katta rol o‘ynaydi. Ma’lumki, protsessorning tez ishlashi va operativ xotiradan ma’lumotlarni tanlash tezligining nisbatan pastligi asosiy muammo hisoblanadi. Ushbu muammoni bartaraf etish uchun xotiraning tezkor turlari ishlab chiqilgan: registr xotira, turli darajalardagi kesh-xotira, ikki kirishli xotira. Bu usullar ishlov berish jarayonini
102
tezlashtiradi, biroq ular axborotni uzatuvchi tegishlibuyruqlarprotsesorli shinalarsiz

unumdorligi kam bo‘ladi [22].

Signal protsessorlar tizim ishi tezligi oxirgi OXQli ma’lumotlarni almashish tezligiga bog‘liq bo‘lgan ma’lumotlar oqimi bilan ishlaydi. Protsessor uchun ma’lumotlarni o‘qish va yozish muammosining yechimi xotira shinalarini to‘g‘ri tashkil etish va xotiraga kirish sikllarining qilishga bog‘liq.

“Protsessor-shina-xotira” o‘zaro ta’sir liniyasini tashkil etishda parallelizm ishlov berish yadrosini xotirani ortiqcha murakkablashtirmasdan optimal yuklash imkonini beradi.
SP arxitekturasining rivojlanishi bilan shinalar soni va ularning razryadligi (kengligi) ham o‘sib bordi. Shinalar vazifasining bo‘linishi xotira elementlari funksiyalarining bo‘linishiga mos kelardi. An’anaviy manzil shinasi, ma’lumotlar shinasivaboshqarish shinalaridan tashqari alohidabuyruqlarma’lumotlarishinalari, operandalar ma’lumotlari shinalari, X ma’lumotlar shinalari va U ma’lumotlar shinalari paydo bo‘ldi. Bu protsessorning o‘zini nafaqat optimal yuklash, balki qo‘shimcha funksional tugunlar (qo‘zg‘almas va so‘zuvchi vergul, akkumlyatorlar va surimli registrlari, MAC-ishlov berish modullari)ni axborot bilan ta’minlash imkonini beradi. Parallelizm bazasida shinalar arxitekturasida konveyr ishlov berish rejimini kiritish, SIMD va VLIW arxitekturasidan foydalanish imkoniyati paydo bo‘ldi. Superskalyar arxitekturani qo‘llab-quvvatlash va ma’lumotlarning zaruriy oqimini ta’minlash uchun Tiger SHARC protsessorida har biri 128 bit bo‘lgan uchta ma’lumotlar shinasi mavjud.
Ishlov berishning murakkab ko‘p oqimli buyruqlarni parallel bajarishda signallar va funksional uzellari o‘zaro harakatining tashkil etilishini TMS320C55x signal protsessorining ishlov berish yadrosi strukturasi misolida ko‘rib chiqamiz (8.1-rasm).

103

24 razryad bo’yicha ma’lumotlarni manzillashning uchta shinasi32 razryadda buyruqlarni o’qish shinasi

32 razryaddda buyruqlarni manzillash shinasi

Buyruqlar buferi

(I modul)
Bajarilishlar-ni boshqarish (Р modul)
Ma’lumotlarni manzillash moduli
(А modul)
Hisoblash moduli
(D modul)

16 razryad bo’yicha yozishning ikki shinasi

24 razryad bo’yicha ma’lumotlarni manzillashning ikkita shinasi

8.1-rasm. TMS 320S55x modelining ishlov beruvchi protsessor yadrosining strukturasi

Protsessor yadrosi Garvard arxitekturasi bo‘yicha qurilgan bo‘lib, 4 ta

funksional modulga ega [22]:

− hisoblash moduli (D);

− manzilatsiya moduli (A);

− buyruqlar dekoderi moduli (I);

− bajarishni boshqarish moduli (P);

Modullar o‘zaro va xotira resurslari bilan quyidagi shinalar bilan bog‘liq: − ma’lumotlarni o‘qish 16 razryadli uchta shinasi;
− uchta ma’lumotlarni o‘qish manzili 24 razryadli uchta shinasi; − ma’lumotlarni yozishining 16 razryadli ikkita shinasi;
− ma’lumotlarni yozish manzillarining 24 razryadli ikkita shinasi; − buyruqlarni o‘qishning 32 razryadli bitta shinasi;
104

− buyruqlarni o‘qish manzilining 24 razryadli bitta shinasi.

Shinalar arxitekturasi uchta 16 razryadli so‘z tanlovi va ikkita 16 razryadli va bitta 32 razryadli so‘zni bir vaqtning o‘zida yozishini ta’minlashi mumkin.

Yozish va o‘qish bilan band shinalarning bunday soni modullarning yuqori darajadagi erkin ishlashini ta’minlaydi, ma’lumotlarni ishlash murakkab buyruqlarini parallel bajarishni unumdorlikni pasaytirmasdan qo‘llab-qo‘vvatlaydi.