Нольга тенг бўлганда узилган калит ҳолати таъминланади

9.4. Майдоний транзисторларда бажарилган калит схемалар

Калит элементи сифатида одатда канали индукцияланувчи МДЯ – транзисторлар қўлланилади, чунки уларда U_ЗИ нольга тенг бўлганда узилган калит ҳолати таъминланади (транзистор берк).

Майдоний транзисторлар асосида ясалган мантиқий элементлар негизида актив элемент ва юклама МДЯ – транзисторда бажарилган калит схема ётади. Актив ва юкламадаги транзисторлар бир хил ёки ҳар хил ўтказувчанлик турига эга бўлган каналдан ташкил топган бўлиши мумкин. Актив транзистор затворига юқори потенциалга (мантиқий бир даражаси) берилса унинг стокидаги қолдиқ кучланиш 50-100 мВ ни (мантиқий ноль даражаси) ни ташкил этади. Бу билан инверсия амалга оширилади.
Бир турдаги МДЯ – транзисторларда бажарилган калит схемалар. 9.3 – расмда n – канали индукцияланувчи МДЯ – транзисторларда бажарилган калит схемаси келтирилган.

9.3 – расм.

VT0 транзистор ночизиқли юклама вазифасини бажаради. Кетма – кет уланган транзисторлар асоси қобиқда қисқа туташув бажарилади, затвор ва юкламадаги транзистор стоки манба билан туташтирилган. Е_М = 3U_БЎС танланади, бу ерда U_БЎС – транзистор очиладиган кучланиш. Демак, юқоридаги транзистор доим очиқ ҳолатда бўлиб тўйиниш режимида бўлади ва инвертор токини чеклаш учун хизмат қилади (динамик юклама). VT0 сток токи катталиги қуйидаги формула билан аниқланади

(9.7) .

Агар калит кириши Х га U⁰_КИР U_БЎС кучланиш берилса (мантиқий ноль), VT1 транзистор берк бўлади, калит орқали 10^-9-10^-10 А ток оқиб ўтади, чиқишдаги кучланиш эса бўлиб кучланиш манбаи қийматига яқин бўлади: U_ЧИҚЕ_М (мантиқий бир).

Агар калит кириши Х га U⁰_КИР U_БЎС кучланиш берилса, у ҳолда VT1 транзистор очилади ва тўйиниш режимига ўтади, бу вақтда сток токи I_С1 (9.7) ифода орқали аниқланади, фақат U_СИ0=Е_М деб олинади.


(9.8) .

VT1 транзисторнинг тўйиниш режимидаги канал қаршилиги

.


I_С1 токни канал қаршилиги R га кўпайтириб, чиқиш кучланишини оламиз
(9.9) .

Амалиётда U¹_КИРЕ_М (9.9) дан кўриниб турибдики, кичик чиқиш кучланиши қийматини U_ЧИҚ таъминлаш учун В₀В₁ нисбат бажарилиши керак. В катталиги канал кенглигини унинг узунлигига нисбати билан аниқланади (Z/L).

Бу калит кичик тезкорликка эга, чунки чиқиш импульсининг фронти транзистор параметрлари билан эмас, балки чиқиш сиғими зарядини ночизиқли юклама транзисторидан чиқиши билан аниқланади, бу қаршилик қиймати эса юзлаб кОмларга етади.
МДЯ – транзисторларда бажарилган калит схемалар. Бир турдаги МДЯ – транзисторларда бажарилган калит схемаларнинг камчилиги бўлиб шу ҳисобланадики, бошқарувчи транзисторнинг уланган ҳолатида калит орқали ток оқиб ўтади. Бу ток жуда зарур ҳисобланмайди, чунки майдоний транзисторнинг ўрнатилган токи амалда нольга тенг бўлади. Комплементар МДЯ (канал ўтказувчанлиги қарама – қарши бўлган транзисторларда) бажарилган калит схемалар бу камчиликлардан ҳоли (9.4-расм). Бу калитда иккала транзистор затворлари ўзаро боғланиб ягона кириш ҳосил қиладилар. Стоклар бирлашиб ягона чиқиш ҳосил қиладилар, истоклар эса асос билан биргаликда мос равишда кучланиш манбаи ва умумий шинага уланадилар.
Иккала транзистор ягона кириш сигнали билан бошқарилади. Лекин, бу транзисторларнинг бўсағавий кучланиш U_БЎС қийматлари бир – бирига тескари ишорага эга бўлганлиги сабабли, кириш даражаларининг ихтиёрий қийматида бу транзисторлар турли ҳолатда бўладилар. Бир транзистор очиқ бўлганда, иккинчиси берк бўлади. Ҳақиқатдан ҳам, агар киришга Х=U⁰_КИР сигнал берилса, VT0 затвори асосга нисбатан манфий потенциалга эга бўлади U⁰_КИР-Е_М=-Е_М.

3. 
   – расм.
   

Демак, VT0 очиқ ҳолатда бўлади. Бу вақтнинг ўзида VT1 транзистор затворидаги потенциал асосга нисбатан бўсағавий кучланишдан кичик қийматга эга бўлади ва бу транзистор беркилади. Агар киришга х=U¹_КИР сигнал берилса, VT1 очилади, VT0 транзистор эса беркилади, чунки энди унинг затворидаги кучланиш асосга нисбатан қуйидагига тенг бўлади

.


Шундай қилиб, ихтиёрий стационар ҳолатда схема транзисторларидан бири берк ҳолатда бўлади, шу сабабли схема манбадан деярли қувват истеъмол қилмайди. Аммо схема қайта уланиш жараёнида, бирор жуда кичик вақт мобайнида иккала транзистор очиқ ҳолатда бўлади, чунки иккинчиси беркилиб улгурмаган бўлади. Комплементар МДЯ – транзисторларда ясалган калит схемалар бир турдаги МДЯ – транзисторларда ясалган калит схемаларга нисбатан ўн марта кам қувват истеъмол қилади. Лекин, схемаларнинг тезкорлиги бир хил бўлиб калит чиқиш сиғимининг қайта зарядланиш вақти билан белгиланади.