Научно-исследовательская работа на кафедре сапр спбгэту «лэти»

Асинхронная системотехника
Традиционные процессоры, как известно, представляют собой конечные автоматы, использующие двоичную логику. Проблема в том, что определить состояние такого автомата при его физическом воплощении можно не в любой момент. Это объясняется тем, что элементы автомата имеют ненулевое время переключения из одного бинарного состояния в другое, т. е. в момент переключения состояние элементов и, соответственно, автомата в целом оказывается неопределённым. Чтобы зафиксировать дискретные состояния автомата, все переключения привязываются к переднему или заднему фронтам тактового сигнала. Таким образом, двоичная логика не включает в себя условие завершения выполнения операции. Она может существовать только на фоне диаграммы, развёртывающей процесс выполнения во времени. Иначе говоря, у двоичного элемента «И» («ИЛИ»), имеющего два информационных входа, на самом деле обязан быть третий – управляющий вход, который синхронизирует два остальных. Самосинхронная схема такого элемента была впервые предложена в 1959 г., когда Д. Е. Маллер и У. С. Бартни опубликовали предложение строить двоичные схемы, не зависящие в своём поведении от задержек элементов.
Основополагающие работы в области синтеза асинхронных логических схем (автоматов) принадлежат профессору СПбГЭТУ «ЛЭТИ» В. И. Варшавскому. Именно он высказал идею о необходимости расщепления входных последовательностей на две фазы – активную (рабочую) и неактивную (спейсер), так как при этом все переходы в последовательностях становятся монотонными. Именно он изобрёл самосинхронный счётный триггер (ССТ). ССТ состоит из простейшего триггера с индикацией моментов окончания переходных процессов, который работает правильно независимо от реальных задержек его элементов, и двух дополнительных триггеров без индикаторов.
Если внимательно проанализировать многие асинхронные интегральные схемы (ИС), нашедшие сейчас практическое применение в асинхронной схемотехнике, то в них можно увидеть прототипы схем, изобретённых В. И. Варшавским. Так, например, в последние годы своей жизни (1995-1996 гг.) он активно занимался проектированием асинхронных схем на основе квантовых устройств (квантовых точек, одноэлектронных транзисторов).
Асинхронная логика NULL Convention Logic (NCL) существует в двух вариантах. Как трёхзначная, где используются сигналы «true», «false» и «null», и как четырёхзначная с дополнительным сигналом «intermediate». Использование четвёртого сигнала позволяет сделать конструкцию логических элементов и их работу более эффективной. Избавление от синхронизации в NCL достигается путём интеграции данных и управления в одном логическом потоке, где «null» (разделитель) выполняет синхронизирующую функцию. Информативные сигналы («1 – true», «0 – false») и «null» передаются по разным проводам, поэтому такой подход называют «dual-rail».
В середине 1990-х гг. интерес к асинхронным компьютерам заново вырос. Импульсом к реинкарнации, как отмечает Л. Черняк, послужил программный документ National Roadmap for Semiconductors, подготовленный американской Ассоциацией производителей полупроводников в 1997 г.. По мнению большинства членов Ассоциации, угроза кроется в сложности архитектуры СнК, вызываемая синхронностью работы элементов. Эта сложность неподвластна ни физике, ни технологиям. Между тем, архитектурный кризис нужно решать архитектурными средствами. Именно поэтому уже сегодня ведутся авангардные проекты по созданию альтернативных асинхронных процессоров. Координацию деятельности в области их разработки осуществляет симпозиум International Symposium on Advanced Research in Asynchronous Circuits and Systems, который с 1994 г. проводит ежегодные встречи. Основные усилия направлены на поиск способов совмещения двоичной природы кремниевых вентилей с логикой более сложной, нежели булева. Показательным в этом отношении оказалось подведение итогов 2001 г. журналом Microprocessor Report. В самой престижной номинации «За выдающиеся достижения в области цифровой обработки» были отмечены четыре компании, две из которых: Sun Microsystems за «Asynchronous Design Technology» и Theseus Logic за «NULL Convention Logic», непосредственно связаны с созданием асинхронных процессоров.