Микропроцессорные устройства

Коэффициент 
усиления, 
GAIN (Ку) 
00000 
ADC0 
Дифференциальных входов и усиления нет 
00001 
ADC1 
00010 
ADC2 
00011 
ADC3 
00100 
ADC4 
00101 
ADC5 
00110 
ADC6 
00111 
ADC7 
01000 
Недиффе-
ренциаль-
ных входов 
нет 
ADC0 
ADC0 
10x 
01001 
ADC1 
ADC0 
10x 
01010
(1)
ADC0 
ADC0 
200x 
01011
(1)
ADC1 
ADC0 
200x 
01100 
ADC2 
ADC2 
10x 
01101 
ADC3 
ADC2 
10x 
01110
(1)
ADC2 
ADC2 
200x 
01111
(1)
ADC3 
ADC2 
200x 
10000 
ADC0 
ADC1 
1x 
10001 
ADC1 
ADC1 
1x 
10010 
ADC2 
ADC1 
1x 
10011 
ADC3 
ADC1 
1x 
10100 
ADC4 
ADC1 
1x 
10101 
ADC5 
ADC1 
1x 
10110 
ADC6 
ADC1 
1x 
10111 
ADC7 
ADC1 
1x 
11000 
ADC0 
ADC2 
1x 
11001 
ADC1 
ADC2 
1x 
11010 
ADC2 
ADC2 
1x 
11011 
ADC3 
ADC2 
1x 
11100 
ADC4 
ADC2 
1x 
11101 
ADC5 
ADC2 
1x 

---

117 
MUX 
4..0 
Недиффе-
ренциаль-
ный вход 
Неинвертиру-
ющий диффе-
ренциальный 
вход 
Инвертирую-
щий диффе-
ренциальный 
вход 
Коэффициент 
усиления, 
GAIN (Ку) 
11110 
1,22 В 
(VBG) 
Дифференциальных входов и усиления нет 
11111 
0 В (GND)
ADCSRA (ADC Control and Status Register) – регистр управления и со-
стояния ADC (рис. 7.24). 
Рис. 7.24 – Регистр ADCSRA 

Bit 7 – ADEN: разрешение работы ADC. Запись в данный бит логиче-
ской 1 разрешает работу ADC. Если в данный бит записать логиче-
ский 0, то ADC отключается, даже если он находился в процессе пре-
образования; 

Bit 6 – ADSC: запуск преобразования ADC. В режиме одиночного 
преобразования установка данного бита инициирует старт каждого 
преобразования. В режиме автоматического перезапуска установкой 
этого бита инициируется только первое преобразование, а все осталь-
ные выполняются автоматически; 

Bit 5 – ADATE: включение режима автоматического запуска ADC. 
Если в данный бит записать логическую 1, то ADC перейдет в режим 
автоматического перезапуска. В этом режиме ADC автоматически за-
пускает преобразование по положительному фронту выбранного за-
пускающего сигнала. Выбор источника запуска происходит битами 
ADTS регистра SFIOR; 

Bit 4 – ADIF: флаг прерывания ADC. Данный флаг устанавливается 
после завершения преобразования ADC и обновления регистров вы-
ходных данных (ADCH:ADCL). Если установлены биты ADIE и I (ре-
гистр SREG), то происходит вызов обработчика прерывания по за-
вершении преобразования; 

---

118 

Bit 3 – ADIE: разрешение прерывания ADC. Когда этот бит установ-
лен в логическую 1, и установлен бит I в регистре SREG, разрешается 
прерывание по завершении преобразования ADC; 

Bit 2:0 – ADPS2:0: биты управления предделителем ADC. Данные би-
ты (табл. 7.8) определяют, на какое значение тактовая частота ЦПУ 
будет отличаться от частоты входной синхронизации ADC. 
Таблица 7.8 – Управление предделителем (прескалером) ADC