Ma'ruza Real vaqt tizimlarining asosiy tushunchalari. Real vaqt tizimlarining tuzilishi, tarkibi va asosiy texnik va texnologik ko'rsatkichlari

Kesh xotirasidagi ma'lumotlarni almashtirish algoritmlari. Agar barcha kesh satrlarida to'g'ri ma'lumotlar mavjud bo'lsa, unda yangi xotira maydonlari keshlanganligiga ishonch hosil qilish uchun ustiga yoziladigan qatorni tanlashingiz kerak. Ushbu qator keshdan chiqariladi va agar kerak bo'lsa, uning mazmuni xotiraga qayta yoziladi. Keshni almashtirishning uchta algoritmi mavjud:

• 
  ehtimollik algoritmi: qayta yozilgan qatorning raqami sifatida tasodifiy son ishlatiladi;
  
• 
  FIFO algoritmi: yozilgan birinchi qatorning ustiga birinchi bo'lib yoziladi;
  
• 
  LRU (Last Recently Used) algoritmi: eng kam foydalanilgan qator yangisi bilan almashtiriladi.
  

Protsessor ish faoliyatini yaxshilash uchun bir qator maxsus keshlar joriy qilingan.

• 
  TLB (Translation Look-side Buffers) - bu MMU tomonidan so'nggi mantiqiy-fizikaviy manzil tarjimalari natijalarini saqlash uchun ishlatiladigan kesh xotirasi. Juftlarni o'z ichiga oladi: mantiqiy manzil va mos keladigan jismoniy manzil.
  
• 
  BTC (Branch Target Cache) - bu BU tomonidan oldingi filial manzilini va filialdan keyin bajariladigan birinchi buyruqni saqlash uchun ishlatiladigan kesh xotirasi. Maqsad, agar o'tish allaqachon amalga oshirilgan bo'lsa, quvur liniyasini kechiktirmasdan ko'rsatma bilan to'ldirishdir. BTS protsessorning ish faoliyatini sezilarli darajada yaxshilashi mumkin, chunki o'tishdan keyin quvur liniyasi to'ldirilishini kutayotgan bo'sh vaqtni hisobga olgan holda.
  

Ko'p protsessorli tizimlarda keshlarni muvofiqlashtirish. Agar bir nechta protsessorlar bir xil manzilga va ma'lumotlar shinasiga ulangan bo'lsa va bir xil tashqi xotiraga ega bo'lsa, u holda protsessor ichidagi barcha keshlar doimo bir xil ma'lumotlarni o'z ichiga olishini ta'minlash uchun ba'zi bir kuzatuv mexanizmini amalga oshirish kerak.
Misol uchun, ikkita protsessorni o'z ichiga olgan tizimni ko'rib chiqaylik, ularning har biri umumiy avtobusni boshqarishi mumkin. Agar hozirda avtobusni boshqaradigan 1-protsessor 2-protsessor tomonidan keshlangan xotira joyiga yozsa, u holda 2-protsessor keshidagi ma'lumotlar eskirib qoladi. Servo mexanizm ikkinchi protsessorga manzil shinasi holatini, hatto u hozirda master bo'lmasa ham (ya'ni, tashqi shinani boshqarish) kuzatish imkonini beradi. Agar keshlangan ma'lumotlarning manzili avtobusda paydo bo'lsa, u holda bu ma'lumotlar keshda yaroqsiz deb belgilanadi. Ikkinchi protsessor masterga aylanganda , agar kerak bo'lsa , umumiy xotiradan yangilangan ma'lumotlarni olishi kerak bo'ladi.
Agar hozirda avtobusni boshqaradigan 1-protsessor 2-protsessor tomonidan keshlangan xotira joyidan o'qisa, u holda haqiqiy ma'lumotlar 2-protsessor keshida bo'lishi mumkin (xotiraga hali yozilmagan, ya'ni qayta yozish keshi). amalga oshirildi). Agar shunday bo'lsa, u holda servo protsessor 2 kesh qatorini umumiy xotiraga 1-protsessor tomonidan so'ralgan ma'lumotlarni o'z ichiga olgan yozish siklini boshlaydi. Keyin bu ma'lumotlar 1-protsessorga taqdim etiladi va 1-protsessorning o'qish davri davom etadi.