М. М. Мусаев компьютер тизимлари ва тармоқлари

Буйруқларни ошкора параллелизмли ҳисоблаш тизимлари.
VLIW ғоясининг кейинги ривожланиши бўлиб, Intel ва Hewlett-Packard фирмаларининг биргаликда ишлаб чиқарган янги IA-64 архитектураси (IA - бу Intel Archi­tecture қисқартмасидан олинган) бўлди. IA-64 да катта узунликдаги буйруқларни параллел ҳисоблаш (Explicitly Parallel Instruction Computing – EPIC) номи билан маълум ва VLIW технологиясининг такомиллашган варианти бўлган, янги ёндашув амалга оширилган. Бу стратегиянинг биринчи вакили Intel компаниясининг Itanium микропроцессори бўлди. Hewlett-Packard корпорацияси ҳам бундай ёндашувларни ўз ишлаб чиқаришида амалга оширади.
IA-64 архитектурасидаги процессорда 128 та 64 – разрядли умумий вазифали ре­гистрлар (РОН) ва 128 та 80 – разрядли сурилувчи вергулли (СВ) регистрлар мавжудлигини тахмин қилади. Бундан ташқари, IA-64 процессори 64 та бир битли предикат регистрларига эга.
IA-64 архитектурасида буйруқлар формати 7.9-расмда кўрсатилган. Буйруқлар компилятор ёрдамида 128 разряд узунликда бўлган ўта узун буйруқларга жойланади (гуруҳланади). Бундай боғлам буйруқлар, ҳамда боғламлар орасидаги тобеликни (ишга туширишнинг кетма – кет ёки параллеллигини) кўрсатувчи учта буйруқ ва шаблонни қамрайди.



Учта буйруқдан ташкил топган битта боғлам процессорнинг учта функционал блоки тўпламига мос келади. Бунда IA-64 процессорлари код бўйича мос бўлиб, бундай блокларининг турли хил сонини қамрайди. Боғламлар орасидаги тобелик шаблонда кўрсатилгани туфайли, учта ФБдан N бир хил блокли процессорга Nx3 буйруқдан (N боғлам) ўта узун буйруқ мос келади. Бу билан IA-64 ни кенгайтириш (масштаблаш) таъминланади.
Боғламдаги ҳар бир учта буйруқнинг майдони ўз навбатида бешта майдондан ташкил топган:
- амал кодининг 13-разрядли майдони;
- 64 та предикат регистридан биттасининг номерини сақлайдиган предикатларнинг 6-разрядли майдони (предикация – шартли шохлаш ишлов бериш усули);
- биринчи операнднинг (биринчи манба) 7-разрядли майдони, бунда ўзида биринчи операндни сақлаган умумий вазифали ёки сурилувчи вергулли регистрнинг номери кўрсатилади;
- иккинчи операнднинг (иккинчи манба) 7-разрядли майдони, бунда ўзида иккинчи операндни сақлаган умумий вазифали ёки сурилувчи вергулли регистрнинг номери кўрсатилади;
- натижанинг (қабул қилувчининг) 7-разрядли майдони, буйруқнинг бажарилиш натижасини киритиш керак бўлган умумий вазифали ёки сурилувчи вергулли регистрнинг номери кўрсатилади.
EPIC архитектурасининг хусусиятлари қуйидагилар:
- регистрлар сонининг кўплиги;
- архитектурани функционал блокларнинг жуда катта сонигача кенгайтириш. Машина кодида аниқ параллел. Буйруқлар орасидаги тобеликни процессор эмас, компилятор қидиради;
- предикация – шартли таклифларнинг турли шохларидан буйруқлар предикатлар майдони (шартлар майдони) билан таъминланади ва параллел ишга туширилади;
- олдиндан юклаш – маълумотлар суст асосий хотирадан олдиндан юкланади.
VLIW технологиясининг умумий якунини кўриш учун қуйидагича таърифлаш мумкин.
Афзаллиги. Компиляторни қўллаш буйруқлар бажарилгунча улар орасидаги тобеликни йўқотиш имконини беради. Суперскаляр процессорларда эса ундан фарқли равишда бундай тобелик бажарилиш жараёнида намоён бўлади ва йўқотилади. Компилятор томонидан шакллантирилган кодларда буйруқлар орасида тобеликнинг йўқлиги, процессорнинг аппарат воситаларини соддалаштиришга ва шунинг ҳисобига тезлигини сезиларли даражада кўтарилишига олиб келади. Функцио­нал блокларнинг кўплиги бир неча буйруқни параллел бажариш имконини беради.
Камчилиги. Компиляторнинг дастурни таҳлил қилиш хусусиятига эга бўлган, унда қарам бўлмаган буйруқларни топиб, бу буйруқларнинг узунлиги 256 дан 1024 битгача бўлган қаторга боғлаб, уларнинг параллел бажарилишини таъминлайдиган янги авлоди талаб қилинади. Ком­пилятор аппарат воситаларнинг конкрет деталларини ҳисобга олиши керак.
Амалга ошириш ва қўллашнинг асосий соҳалари.
VLIW-процессорлари нисбатан кам тарқалган. VLIW технологиясининг асосий қўлланиш соҳаси IA-64 архитектурасига мўлжалланган рақамли сигнал процессорлари ва ҳисоблаш тизимларидир. Энг машҳур тизимлардан Multfflow Computer, Inc фирмасининг VLIW – тизимидир. Россияда VLIW-концепцияси Эльбрус 3-1 суперкомпьютерида амалга оширилган бўлиб, кейинги ривожланишини унинг издоши Эльбрус-2000 олди. VLIW ҳисобига Texas Instruments фирмасининг TMS320C6x сигнал процессорини киритиш мумкин. IBMда 1986 йилдан бери VLIW – архитектураси ўрганиб келиняпти. 2000 йиллар бошида Transmeta фирмаси буйруйруқлари 64 ёки 128 бит узунликдаги VLIW сўзига трансляция қилинадиган х86 серияли микропроцессорнинг дастурий – аппарат комплексини ифода қилувчи Crusoe процессорини маълум қилди. Трансляция қилинган буйруқлар кэш – хотирада сақланади, трансляция эса уларнинг кўп марта ишлатилишида бир марта амалга оширилади. Ядро процессор ядроси код элементларини қатъий кетма – кетликда бажаради.