Каналов связи цифровых систем передачи информации на физическом уровне

использовании самых современных сигнальных процессоров (DSP) и программируемых 
логических матриц (F P G A ). Общая структурная схема устройства цифровой обработки сложных 
широкополосных сигналов на основе FPGA приведена на рис. 5. Данная схема реализует 
принцип свертки сложного сигнала в частотной области, обеспечивает режекцию узкополосных 
помех и формирует квадрат м одуля свертки отсчетов принимаемого сигнала и дв ух опорных 
последовательностей PN1 и PN2, которые могут оперативно изменяться от одного сеанса связи 
к др угом у, доп олн и тельн о повышая защищенность канала связи [14].
/ |
О
АЦП 1
FFT
2048x8
— „- г - - ""„'І
-Ко т
блок
узкопо/юсной
помехи
АЦП 2
С ч ётч и к
тактов
2048
О З У 1
йИІМк ;. ' '
ОЗУ 2
№
М
М
*;-
._L~
Разъем для Ті. ТС. Y_1, Y__2, C M P
Рис. 5
!ß
* jb i 
(c -jd )
SnoK
перемножения
спектров
Re = ас * М  
Im * b c-ad
IFFT
2048x18
IFFT
2048x18
Блок суммы 
квадратов 
Y=!ms+ReJ
Блок синхронизации
PU. 
10x8=80 М
И
/
paibwM дня 
ад! Сіосд -10 миг
Р.чзъеад дяя
На осциллограм м е (рис. 6) показано положение автокорреляционной функции АКФ 
входного сигнала по отнош ению к тактовом у импу ль су ТИ, поступаю щ его с вы хода блока 
синхронизации, при отнош ении сигнал/шум SNRшp■= - 6 дБ  на входе фильтра. Эти данные 
подтверж дают вы сокую скры тность ш ирокополосного канала связи.