Измерительные единицы и процедуры их выражения Измере́ние

ТРИГГЕРЫ
15.1 Общие положения
Триггером называют устройство, которое может находиться в одном из двух устойчивых состояний, например, включен – «1», выключен – «0» и регенеративно (скачком) переходить из одного состояния в другое. Способность триггера фиксировать на любое время свое текущее состояние наделяет его свойством памяти. Вследствие чего триггер является простейшим последовательностным устройством (в дальнейшем будем именовать устройствами последовательного действия), поскольку его состояние в новом такте определяется не только комбинацией входных сигналов, но и исходным, текущим состоянием.
Триггеры являются одним из самых распространенных схемотехнических элементов в цифровой и вычислительной технике и широко применяются в виде самостоятельных изделий и в качестве базовых элементов для построения регистров, счетчиков, запоминающих устройств. Триггеры существенно различаются между собой по схемному исполнению, выполняемым функциям, способам управления, электрическим параметрам. Простейшую триггерную ячейку можно представить в виде двухкаскадного усилителя постоянного тока, охваченного петлей положительной обратной связи (рисунок 15.1).
Причем усилительные каскады D1, D2 должны быть инвертирующими и иметь релейную передаточную характеристику, т.е. должны работать в ключевом режиме: при нулевом напряжении на входе (лог. 0) – единичное напряжение (лог. 1) на выходе и наоборот. Предположим, что в момент включения питания на выходе первого усилительного каскада D1 установилось единичное напряжение, тогда на выходе D2 будет нулевое напряжение.

а − состояние «включено»; б − состояние «выключено»;
в − логическая структура
Рисунок 15.1 – Триггерная ячейка на ключевых усилителях
Такое состояние триггера устойчивое и может продолжаться неограниченно долго. Справедливо и обратное утверждение: на выходе D1 низкое напряжение, а на выходе D2 – высокое. Переход триггера из одного состояния в другое (переброс, переключение, опрокидывание, запись информации) происходит только под действием входных сигналов х1, х2, подаваемых на дополнительные входы каскадов D1 и D2.
В интегральном исполнении простейшие триггерные ячейки выполняются на логических элементах И-НЕ, ИЛИ-НЕ.
15.2 Классификация триггеров
Классифицировать триггеры можно по способу приема информации, принципу построения и по функциональным возможностям.
По способу приема информации триггеры делятся на асинхронные и синхронные. Асинхронные триггеры воспринимают управляющие, информационные сигналы в момент их поступления на вход триггера и реагируют на них вплоть до момента их снятия. Синхронные триггеры реагируют на установленные информационные сигналы лишь при наличии специального тактирующего сигнала на управляющем входе С (вход синхронизации). Синхронные триггеры со статическим управлением принимают информационные сигналы при подаче на вход С уровня лог.1 (прямой С-вход) или уровня лог. 0 (инверсный С-вход). Триггеры с динамическим управлением воспринимают информационные сигналы в момент перехода тактирующего сигнала на входе С из 0 в 1(0/1) или из 1 в 0 (1/0).
По принципу построения триггеры со статическим управлением можно разделить на одноступенчатые и двухступенчатые. Одноступенчатые триггеры имеют в своем составе одну ступень запоминания информации (одну элементарную триггерную ячейку) и схему управления. Двухступенчатые триггеры имеют две последовательно включенные запоминающие ячейки, запись информации вначале производится в первую ячейку (ступень), а затем переписывается во вторую (выходную) ступень.
По функциональным возможностям различаются:
– триггеры с раздельным управлением по входам R и S (RS-триггеры);
– триггеры с приемом информации по входу D (D-триггеры);
– триггеры со счетным входом (T-триггеры);
– универсальные триггеры с информационными входами J и K (JK-триггеры).
Обозначения и назначения входов триггеров:
R (от англ. Reset) – раздельный вход установки в состояние 0 (сброс);
S (от англ. Set) – раздельный вход установки в состояние 1 (включение);
К (от англ. Kill) – внезапное отключение, управление нулем;
J (от англ. Jerk) – внезапное включение, управление единицей;
Т – счетный вход;
D (от англ. Delay – задержка, Data – данные) – информационный вход установки триггера в состояние, соответствующее логическому уровню на этом входе;
С (от англ. Clock) – исполнительный, управляющий (синхронизирующий) вход, вход тактовых импульсов;
V – разрешающий управляющий вход.
Основными техническими характеристиками триггера являются: быстродействие, потребляемая мощность, напряжение питания, помехоустойчивость, уровни входных и выходных сигналов, функциональные возможности.
Для обозначения функциональных возможностей триггеров в интегральном исполнении используется следующая маркировка: TR – RS-триггер, TB – JK-триггер, TM – D-триггер.
15.3 Триггерная ячейка R-S -типа
Простейшая триггерная ячйка представляет собой симметричную структуру из двух логических элементов ИЛИ-НЕ либо И-НЕ, охваченных положительной обратной связью. Схема симметричного триггера на логических элементах ИЛИ-НЕ, его условное обозначение и временные диаграммы работы приведены на рисунке 15.2.Чтобы понять работу триггера, обратимся к таблице истинности логического элемента ИЛИ-НЕ, приведенной в таблице 15.1. Из анализа таблицы можно заключить, что наличие лог.1на одном из ее входов обязательно приводит к появлению лог.0 на выходе, независимо от уровней сигналов на других входах. Поэтому уровень лог.1 является активным для логической ячейки ИЛИ-НЕ. Уровень, обратный активному (лог.0), называется пассивным.

Рисунок 15.2 − Асинхронный RS-триггер на элементах ИЛИ-НЕ: а − логическая структура; б − условное изображение; в − временные диаграммы
Следовательно, в пассивном состоянии (режим хранения ранее полученной информации) на управляющих входах S и R должен быть лог.0. На одном из выходов триггера будет лог.1, а на противоположном – лог.0. Одному из выходов триггера присваивают наименование прямого (в силу симметрии – любому) и обозначают буквой Q (ку), а другому – инверсного и обозначают  (не ку). О содержании информации, записанной в триггер, судят только по логическому уровню на прямом выходе. Переключение триггера из одного состояния в другое происходит при поочередной подаче управляющих сигналов на его входы. Если при подаче на один из входов триггера лог. 1 (на другом входе при этом присутствует низкий уровень напряжения) на прямом выходе Q триггера установится лог. 0, то этому входу присваивается название R, а противоположный вход называют S. Пусть на выходе триггера Q, было единичное напряжение (триггер включен) и на вход R ячейки D1 подали лог.1. Тогда на входе ячейки D₁ действует логическая сумма сигналов R и  причем R  =1  0 = 1. В результате входного воздействия на выходе Q установится лог.0 (триггер выключен). Теперь на входах ячейки D2 действует два логических нуля (S  Q = 0  0 = 0) и на выходе  установится лог.1. Новое состояние устойчивое, оно сохраняется даже при снятии управляющего сигнала R, т.к. R Ú  = 0 Ú 1 = 1. Аналогичным образом происходит переключение под действием сигнала S. Триггер сохраняет предыдущее состояние при подаче активного уровня R на ранее выключенный триггер или сигнала S на включенный триггер. При одновременной подаче сигналов S = R = 1 на выходах ячеек D1 и D2 установится уровень логического нуля и после одновременного снятия этих сигналов триггер по случайному закону перейдет в состояние «включен» либо «выключен», т.е. его состояние однозначно не определено, что обозначается знаками: н /о, Φ, ∞, *, X. Описание функционирования RS-триггера можно представить в виде полной таблицы переходов (таблица 15.2). Исходное состояние указывается для такта t_n, а выходная функция для такта t_n+1. Временные диаграммы переключения RS-триггера с учетом среднего времени задержки распространения t_З1 сигнала при передаче через логический элемент приведены на рисунке 15.3. Предположим, что в исходном состоянии на прямом выходе Q элемента D1 (рисунок 15.3) установлена лог. 1. Подадим на вход R короткий сигнал установки «нуля». При достижении входным напряжением некоторого порогового значения начинается спад выходного напряжения на выходе D1. По цепи обратной связи спадающее напряжение с выхода Q поступает на один из входов логической ячейки D₂, на втором входе которой S = 0. В определенный момент начинается запирание ячейки D₂, через t_З1 оно заканчивается; формируется фронт выходного импульса  . На входе R управляющий сигнал должен удерживаться до окончания переходных процессов, следовательно, его минимальная длительность должна быть: T_RMIN ≥ 2t_З1. В силу симметрии схемы по отношению к сигналу S установки триггера в единичное состоянии можно заключить, что: T_SMIN ≥ 2t_З1. Отсюда следует вывод: минимальный период переключения триггера будет: T_MIN = T_RMIN + T_SMIN ≥ 4t_З1. Этим результатом следует руководствоваться при практическом использовании асинхронных RS-триггеров. Приведенную выше таблицу функционирования триггера можно записать в минимизированной форме (таблица 15.3.). Из таблицы 15.1 видно, что при наборе R = S = 0 триггер сохраняет свое прежнее состояние. Набор R = 1, S = 0 переводит триггер в нулевое состояние, набор R = 0, S = 1 устанавливает на прямом выходе лог.1. Комбинация S = R = 1 является условно запрещенной, т.к. приводит в итоге к неопределенному результату.