И В. С. Ямпольсний о основы автоматики и электронно- вычислительной техники нститутов

2° 2¹ 2^г 2³

0 1 1

1111


16(0) 1 2 3 4 5 6
п п п о п в п.
10 1 0 1

1. 
   1
   

о о
7 8 9
Л-П-Л
«г.

1 о
J&JL




411



Диаграммы (рис. 4.11) изображают выходные сигналы с учетом их задержки в каждом триггере. Хорошо видно, что истинная информация на выходах счетчика устанавливается только через
время N-t\£_р, прошедшее после среза тактового импульса. Здесь ^зА°р — задержка распространения импульса в каждом триггере. При дальнейшем увеличении разрядности суммарная задержка мо­жет привести к искажению информации в счетчике. Поэтому мно­горазрядные счетчики с последовательным переносом счетных им­пульсов от триггера к триггеру могут работать только на пони­женных частотах, при достаточно больших периодах следования импульсов.
Кроме рассмотренного суммирующего счетчика, имеются и вычи­тающие счетчики, у которых выходной код уменьшается на 1 с приходом каждого счетного импульса. Такой счетчик получится при подаче инверсных сигналов на тактовые входы. Для этого необходимо тактовые входы триггеров подключить к инверсным выходам Q предыдущих триггеров. Проанализировать работу вы­читающего счетчика читатель может самостоятельно, построив для этого временные диаграммы, подобные изображенным на рисунке

11. 
    Если в состав счетчика ввести мультиплексор, переключающий тактовые входы триггеров к прямым или инверсным выходам пре­дыдущих триггеров, мы получим реверсивный счетчик с изменяе­мым направлением счета.
    

Асинхронные последовательные счетчики имеются и в ТТЛ, и КМДП сериях: четырехразрядный счетчик К.155ИЕ5, пятиразрядный К176ИЕ2, шестиразрядный К176ИЕ1, 14-разрядный К561ИЕ16, 15- разрядный делитель частоты для электронных часов К176ИЕ5, счет­чики-делители для часов с устройствами управления К176ИЕ12, К176ИЕ13, К176ИЕ17, К176ИЕ8.

1 г 3 4 S 6 7 в® 1

Т1
Q1
Т2