Аппаратные и программные

4.6 Расширитель портов ввода-вывода на базе ПЛИС 
В SDK-1.1 используется программируемая логическая интегральная схема 
(ПЛИС) семейства MAX3000A фирмы Altera (EPM3064A) как расширитель 
портов ввода-вывода. Микросхема EPM3064A подключена к системной шине 
МК ADuC812. Адресная линия A19 используется как сигнал CS (chip select) для 
ПЛИС. Микросхема EPM3064A выбирается, когда на линии A19 логическая 
единица. Физический адрес ПЛИС таким образом равен 80000h, что 
соответствует восьмой странице внешней памяти. 
Микросхема EPM3064A относится к типу CPLD (complex programmable 
logic device) и имеет следующие характеристики: энергонезависимая 
(EEPROM-based), 1250 вентилей, 64 макроячейки, 4 логических блока, 220 
МГц, 100 перезаписей. 
Рисунок 81. Структурная схема ПЛИС EPM3064A 
ПЛИС семейства MAX 3000A содержат: 
• Логические блоки (Logic array blocks, LABs), которые обеспечивают 
построение как комбинационных цепей, так и схем с элементами 
памяти. 
• Макроячейки (Macrocells). Макроячейка (МЯ) содержит три 
функциональных блока: матрица логических элементов (вентилей), 
матрица 
распределения 
термов, 
программируемый 
регистр 

---

205 
(регистровый выход). Массив элементов И является программируемым, 
массив элементов ИЛИ – фиксированным. 
• Логический расширитель термов (Expander product terms). Если для 
реализации функции МЯ недостаточно числа ее собственных термов, то 
можно воспользоваться дополнительными ресурсами двух типов ЛР: 
общий (разделяемый) и параллельный. 
• Программируемая матрица соединений (Programmable interconnect 
array, PIA) 
• Блоки ввода-вывода (I/O control blocks) 
В очень упрощенном виде ПЛИС представляет собой набор макроячеек и 
механизм для организации связи между ними (PIA). Информация о связях 
между макроячейками хранится в энергонезависимой памяти находящейся 
внутри самой микросхемы. Для программирования EPM3064A используется 
специальная САПР QuartusII (Altera). Логическая схема расширителя портов 
ввода-вывода была нарисована в этой САПР и преобразована в базис 
макроячеек ПЛИС и, далее, в конфигурационный файл, необходимый для 
соединения нужных логических ячеек ПЛИС. Конфигурационный файл 
доставляется в память ПЛИС через интерфейс JTAG (IEEE 1149.1). 
В стенде SDK-1.1 ввод-вывод данных осуществляется с помощью портов 
микроконтроллера (см. подраздел 4.5.2) и микросхемы ПЛИС, которая имеет 8 
регистров, отображаемых во внешнее адресное пространство данных 
процессора. В старых версиях стенда SDK-1.1 используется упрощенная 
конфигурация регистров микросхемы ПЛИС. В описании регистров будут 
указаны различия между полной и упрощенной конфигурациями регистров 
ПЛИС. К ПЛИС в SDK-1.1 подключены: 
• Клавиатура 
• ЖКИ 
• Линейка светодиодов 
• Звуковой излучатель 
• 16 дискретных портов ввода-вывода 
Таблица 14. Перечень регистров расширителя портов ввода-вывода