Учебное пособие москва мади 2020 ббк 32. 81 В 683 Волосова, А. В. В683

Глава 5. Архитектура параллельных вычислительных систем 
 
Процесс решения задачи на параллельном компьютере состоит из 
следующих этапов:
1.
Формулировка задачи 
2.
Выбор метода ее решения 
3.
Составление алгоритма 
4.
Выбор технологии программирования 
5.
Создание программы
6.
Выполнение. 
Несоответствие структуры программы особенностям ее архитектуры 
приводит производительность к падению производительности. 
 
5.1. Классификация архитектур вычислительных систем 
Целью классификации является решение задачи эффективного 
отображения алгоритмов на архитектуру вычислительных систем. 
 
5.1.1.
 
Классификация М. Флинна 
В 1966 году классификация предложена М. Флинном и основана на 
обрабатываемой процессором информации (команд или данных), называемой 
потоком. Можно выделить четыре класса архитектур: SISD, SIMD, 
MIST,MIMD. 
1.1. 
Класс SISD
(Single Instruction stream/ Single Data stream) - 
одиночный поток команд и одиночный поток данных.
К классу SISD относятся машины фон-неймановского типа. Такие 
машины характеризуются одним потоком команд, выполняющихся 
последовательно. Каждой команде соответствует одна скалярная операция. 
Конвейерная обработка может применяться для увеличения скорости 
обработки команд и скорости выполнения арифметических операций. В этот 
класс можно включить и векторно-конвейерные машины (вектор - одно 

---

44 
неделимое данное для соответствующей команды) системы Сгау-1, СУВЕR 
205, машины семейства FАСОМ VР и другие. 
Иллюстрация класса представлена на рис. 13 а 
ПР ‒ это один или несколько процессорных элементов,
УУ ‒ устройство управления,
ПД ‒ память данных. 
1.2. 
Класс SIMD (
Single Instruction stream/ Multiple Data stream) ‒ 
одиночный поток команд и множественный поток данных. Имеется один 
поток команд, включающий векторные команды. Это делает возможным
применение одной арифметической операцию к нескольким данными, 
Примером таких данных могут служить элементы вектора. Обработка 
элементов вектора может производиться процессорной матрицей (ILLIAC 
IV) или конвейерно (Сгау-1). В данном случае единое УУ осуществляет 
контроль над
множеством процессорных элементов. В фиксированный 
момент времени каждый процессорный элемент получает от УУ одинаковую 
Рис. 13. Классификация М. Флинна: а) класс SISD, б) класс SIMD, в) класс MIST,
г) класс MIMD