Print indd

Fig. 2. Message sequence charts for three types of shared counter implementations
implemented as well as future functionalities of our dedicated hardware module
do and can reuse the same hardware blocks.
For the validation of the concept, we implemented and investigated the widely
used fetch-and-add operation in the use case scenario of a shared counter as well
as dedicated hardware implementations of atomic linked-queue enqueue/dequeue
operations. For both scenarios, we implemented and evaluated all three variants
(
α), (β) and (γ) on our FPGA prototype as described in Sect.
5
. In the following,
these scenarios are briefly explained and used to show the key differences of the
three synchronization variants.
shared_counter_locked(*lck,*cnt)
// HW support for lock
1
lock(lck);
2
tmp = *cnt
3
tmp++;
4
*cnt = tmp;
5
unlock(lck);
shared_counter_lock_free(*cnt)
// HW support for CAS
1
tmp = *cnt;
2
do{
3
old = tmp;
4
tmp = CAS(cnt, old, old+1);
5
}while(tmp != old);
shared_counter_HW(*cnt)
// HW support for whole CS
1
fetch_and_inc(cnt);
Fig. 3. Pseudo code of shared counter
implementation for the three synchroniza-
tion types