Print indd


Fig. 3. Power dissipation and utilization plotted by msmonitor while an arbitrary set of 15 tasks are executed on CPU, GPU, and FPGA. 3



Download 18,42 Mb.
Pdf ko'rish
bet87/366
Sana31.12.2021
Hajmi18,42 Mb.
#276933
1   ...   83   84   85   86   87   88   89   90   ...   366
Bog'liq
(Lecture Notes in Computer Science 10793) Mladen Berekovic, Rainer Buchty, Heiko Hamann, Dirk Koch, Thilo Pionteck - Architecture of Computing Systems – ARCS

Fig. 3. Power dissipation and utilization plotted by msmonitor while an arbitrary set
of 15 tasks are executed on CPU, GPU, and FPGA.
3
Example: Measuring Energy on CPU and GPU
We illustrate the interaction of the different layers of our framework, the operat-
ing system, and the vendor libraries on the example of measuring energy on the
Intel CPU and the Nvidia GPU. Figure
4
gives an overview over the measurement
data processing layers.
The energy measurement procedures for CPU and GPU are very different.
For the CPU, we read energy counters at two different points in time and the dif-
ference denotes the energy consumed during that period of time. Yet, we sample
the energy counters periodically to handle register overflows appropriately and
to be able to provide the user with power dissipation values. The GPU allows
us to only measure the power dissipation and not the consumed energy. Based
on the sampling interval
T
nvml
, set in step 2 of Table
1
, we estimate the energy
E
GP U
consumed over a period of time Δ
as shown in Eq.
1
. Ampehre hides
the essentially different approaches for CPU and GPU to obtain the energy con-
sumption. Developers including Ampehre can thus use energy variables without
being required to know about the actual measuring procedures.
E
GP U
(
t
0
Δt) =

t
0
t
t
0
p(t) dt ≈
N

j=1
p(t
j
)
· T
nvml
with
=

t
0
+ Δ
t
T
nvml

(1)
As shown in Fig.
4
, the energy and power dissipation readings for CPU
and GPU are obtained from the compute elements using an OS driver and
a vendor-specific library, respectively. Intel CPUs based on Sandy Bridge or
newer microarchitectures implement the Running Average Power Limit (RAPL)
interface which is a set of Model-Specific Registers (MSR) to measure CPU
energy counters [
12
]. Xeon CPU energy counters can be derived for three power
domains, each one represented by a dedicated MSR: The Package power domain
refers to the entire die including cores, caches, and the memory controller. The
Power Plane 0 domain is a subset of the Package domain and considers only


80
A. L¨
osch et al.

Download 18,42 Mb.

Do'stlaringiz bilan baham:
1   ...   83   84   85   86   87   88   89   90   ...   366




Ma'lumotlar bazasi mualliflik huquqi bilan himoyalangan ©hozir.org 2024
ma'muriyatiga murojaat qiling

kiriting | ro'yxatdan o'tish
    Bosh sahifa
юртда тантана
Боғда битган
Бугун юртда
Эшитганлар жилманглар
Эшитмадим деманглар
битган бодомлар
Yangiariq tumani
qitish marakazi
Raqamli texnologiyalar
ilishida muhokamadan
tasdiqqa tavsiya
tavsiya etilgan
iqtisodiyot kafedrasi
steiermarkischen landesregierung
asarlaringizni yuboring
o'zingizning asarlaringizni
Iltimos faqat
faqat o'zingizning
steierm rkischen
landesregierung fachabteilung
rkischen landesregierung
hamshira loyihasi
loyihasi mavsum
faolyatining oqibatlari
asosiy adabiyotlar
fakulteti ahborot
ahborot havfsizligi
havfsizligi kafedrasi
fanidan bo’yicha
fakulteti iqtisodiyot
boshqaruv fakulteti
chiqarishda boshqaruv
ishlab chiqarishda
iqtisodiyot fakultet
multiservis tarmoqlari
fanidan asosiy
Uzbek fanidan
mavzulari potok
asosidagi multiservis
'aliyyil a'ziym
billahil 'aliyyil
illaa billahil
quvvata illaa
falah' deganida
Kompyuter savodxonligi
bo’yicha mustaqil
'alal falah'
Hayya 'alal
'alas soloh
Hayya 'alas
mavsum boyicha


yuklab olish