Преобразователи последовательного кода в параллельный

Statik D-Triggerlar

RS triggerlarida mantiqiy nol va mantiqiy birlikni yozish uchun har doim ham qulay bo'lmagan turli xil kirishlar talab qilinadi. Ma'lumotlarni yozish va saqlashda bir bit nol va birliklarning qiymatini qabul qilishi mumkin. Uni uzatish uchun bitta sim etarli. Yuqorida aytib o'tganimizdek, tirgovichni o'rnatish va tiklash signallari bir vaqtning o'zida paydo bo'lmaydi, shuning uchun bu kirishlarni 7-rasmda ko'rsatilgandek inverter bilan birlashtirish mumkin.

Shakl 7. Sxematik diagramma D Trigger (mandallar)

Bunday tetik D tetik deb nomlangan. Ism ingliz tilidagi "kechikish" so'zidan kelib chiqadi. Muayyan kechikish qiymati sinxronizatsiya momentumining chastotasi bilan belgilanadi. Diagrammalardagi statik D tetikining shartli-grafik belgilari 8-rasmda ko'rsatilgan.

Shakl 8. Shartli-grafik belgilar D Trigger (mandallar)

Triggerning haqiqat jadvali juda oddiy, u 3-jadvalda keltirilgan. Ushbu jadvaldan ko'rinib turibdiki, bu tetik sinxronizatsiya orqali ikkilik signalni eslab, ikkilik ma'lumotlarning bir bitini saqlashga qodir.

Jadval 3. Haqiqiy jadval D Trigger

Bilan	D	Q(t)	Q(t+1)	izohlar
0	x	0	0	0 axborotni saqlash tartibi
0	x	1	1
1	0	x	0	axborotni yozish tartibi
1	1	x	1

Shuni ta'kidlash kerakki, TTL elementlarida tetikni amalga oshirishda alohida inverter kerak emas, chunki TTL chiplarining eng keng tarqalgan mantiqiy elementi "2I-emas". 2 va elementlarida tetik D diagrammasi-shakl 9 da ko'rsatilmagan.


Shakl 9. TTL elementlarida amalga oshirilgan D Trigger diagrammasi

Bundan ham osonroq amalga oshiriladi D tetiği CMOS mantiqiy elementlarga. CMO chiplarida mantiqiy elementlar o'rniga " va " an'anaviy tranzistor kalitlari ishlatiladi. Triggerning D diagrammasi 10-rasmda ko'rsatilgan.

Shakl 10. CMOP elementlarida amalga oshirilgan D Trigger diagrammasi

Yuqori darajadagi C sinxronizatsiyasini topshirishda VT1 tranzistori ochiladi va D-dan D inverter orqali teskari q chiqimiga signal uzatishni ta'minlaydi. VT2 tranzistorlari VT2 va VT3 tranzistorlarida to'plangan ikkinchi inverterni yopib qo'yadi. Past potentsialni taqdim etayotganda, ikkinchi inverter C ga kiritiladi, bu D1 inverter bilan birga tetikni hosil qiladi.

Ilgari ko'rib chiqilgan sinxron tetikleyicilerin barcha davrlarida sinxrosignal bir darajada ishlaydi, shuning uchun tetikleyiciler bir darajada ishlaydigan tetikleyiciler yoki statik tetikler deb nomlanadi. Chet el adabiyotidan kelgan bunday tetikleyicilerin yana bir nomi-tetik-mandallar. Ushbu nomning kelib chiqishini 11-rasmda ko'rsatilgan signallarning vaqt jadvalida tushuntirish oson.


Shakl 11. Vaqtinchalik grafik D Trigger (mandallar)

Ushbu vaqt jadvalida, mandal tetiği, chiqish ma'lumotlarini faqat sinxronizatsiya kirishida nol darajasida saqlaydi. Sinxronizatsiya usuli faol yuqori darajaga ega bo'lsa, tetik chiqishidagi kuchlanish uning kiritilishiga etkazilgan kuchlanishni takrorlaydi.

Kirish voltaji faqat yuqori darajadan past darajagacha bo'lgan C sinxronizatsiya kirishida kuchlanish darajasini o'zgartirish vaqtida eslab qoladi. Kirish ma'lumotlari shu nuqtada "qulflanadi", shuning uchun nom — tetik-mandal.

Aslida, bu sxemada kirish o'tish jarayoni tetik chiqishi uchun to'siqsiz o'tishi mumkin. Shuning uchun, muhim bo'lsa, sinxronizatsiya momentumining davomiyligini minimal darajada kamaytirish kerak. Bunday cheklovni bartaraf etish uchun frontda ishlaydigan tetikler ishlab chiqildi.