16-
Маъруза. Сигнал процессорларининг оиласи. Tiger SHARC
оиласининг сигнал процессорлари. Замонавий сигнал процессорлари
турлари ва дастурлаш имкониятлари.
ADSP-2100 oilasidagi har bir protsessor uchta mustaqil, to'liq ishlaydigan
hisoblash birliklarini o'z ichiga oladi: arifmetik mantiqiy birlik (ALU),
multiplikator-akkumulyator (MAC) va ma'lumotlar almashinuvchisi (Shifter).
Hisoblash moslamalari 16-bitli ma'lumotlarni qayta ishlaydi va bir qator
ko'rsatmalar uchun yuqori aniqlik bilan hisob-kitoblarni amalga oshirishi mumkin.
ADSP-2100 oilasining signal protsessorlari (yadrosi) ning asosiy arxitekturasi 1-
rasmda keltirilgan.
Shakl 1. ADSP-2100 DSP ning asosiy arxitekturasi.
ALU standart arifmetik va mantiqiy buyruqlar va bo'linish ibtidoiylarini
bajaradi. Multiplikator-akkumulyatorda ko'paytirish, ko'paytirish / qo'shish va
ko'paytirish / ayirish bo'yicha ko'rsatmalar bitta mashina siklida bajariladi.
Ma'lumotlarni almashtirish vositasi arifmetik va mantiqiy siljishni,
normallashtirishni, denormalizatsiya qilishni va buyurtmalarni topish bo'yicha
ko'rsatmalarni bajaradi. Ma'lumotlarni almashtiruvchi ma'lumotlar formatlarini
konvertatsiya qilish uchun mo'ljallangan, shu jumladan bir nechta mashina
so'zlaridan tashkil topgan raqamlar, suzuvchi nuqta raqamlari. Hisoblash
moslamalari o'zaro bog'liq bo'lib, ushbu bloklarning har qandayining chiqishi
keyingi mashina tsiklida ushbu bloklarning har biriga kirish bo'lishi mumkin.
Bunday holda, ma'lumotlarni uzatish ADSP-2100 signal protsessorlari oilasining
asosiy arxitekturasining hisoblash bloklarini bevosita bog'laydigan ichki natija
shinasi (P-bus) orqali amalga oshiriladi.
Uchala hisoblash birligi ham ma'lumotlar xotirasi ma'lumotlar shinasi (DPD)
va dastur xotirasi ma'lumotlar shinasi (DPP) ga ulangan kirish va chiqish registrlarini
o'z ichiga oladi. Hisoblash bloklari odatda kirish registrlaridan operandlarni oladi va
natijani chiqish registrlariga yuklaydi. Ushbu registrlar signal protsessorining
operativ xotirasi va hisoblash birliklari orasidagi buferlardir. Bu ma'lumotlar kiritish
uchun bir darajali truboprovodni va chiqish uchun bir darajani joriy etadi. P-shinasi
to'g'ridan-to'g'ri bitta hisoblash birligining natijasini boshqa hisoblash moslamasiga
kirish sifatida ishlatishga imkon beradi. Bu turli xil hisob-kitoblarni amalga
oshirayotganda oldingi buyruqni bajarilishini kutish uchun NOP operatsiyasidan
foydalanishni oldini oladi.
Ikki maxsus ma'lumotlar manzillari generatorlari va navbatdagi ko'rsatmalar
manzillari generatorlari hisoblash moslamalarini maksimal darajada ishlashini
ta'minlaydi, ularni operandlarning keyingi manzilini hisoblash, tsiklni tashkil qilish
va uning oxirini tekshirish zaruriyatidan xalos qiladi. Ma'lumotlar manzilini ishlab
chiqaruvchilar signal protsessorining operativ xotirasi va hisoblash moslamalarining
kirish / chiqish registrlari o'rtasida ma'lumotlarni almashishda xotira manzillarini
hosil qiladi. Har bir manzil generatorida to'rtta manzil ko'rsatgichlari mavjud.
Ko'rsatkich bilvosita adreslash uchun ishlatilganda, u belgilangan registrda mavjud
bo'lgan qiymat bilan o'zgartiriladi. Bu sizga nafaqat qo'shni xotira katakchasiga,
balki berilgan qadam bilan ham o'tishga imkon beradi. Ikki ma'lumot manzilini
ishlab chiqaruvchisi bilan signal protsessori bir vaqtning o'zida ikkita operandni bir
vaqtning o'zida o'qish uchun ikkita manzilni yaratishi mumkin.
Ma'lumotlar manzili generatorining har bir ko'rsatkichi dumaloq buferlarni
tashkil qilishda modulli adreslashni amalga oshirish uchun bufer uzunligi qiymatiga
mos kelishi mumkin. Ushbu buferlar raqamli filtrlash algoritmlarini, tezkor Furye
konvertatsiyasini (FFT) amalga oshirish uchun talab qilinadi, shuningdek ketma-ket
portlarda va analog interfeysda avtomatik ravishda kirish va chiqish ma'lumotlarini
qayta ishlangan freymga uzatish uchun ishlatiladi (Ushbu uzatish odatda signal
protsessorlarining asosiy arxitekturasining hisoblash qurilmalari ishtirokisiz amalga
oshiriladi).
Ma'lumotlar manzilini ishlab chiqaruvchi 1 faqat ma'lumot xotirasi uchun
manzillarni yaratishi mumkin. Ma'lumotlar manzilini ishlab chiqaruvchi 2
ma'lumotlar xotirasi uchun ham, dastur xotirasi uchun ham manzillar yaratishi
mumkin. Tegishli rejim bitini rejim holati registrida (MSTAT) o'rnatib, ma'lumotlar
manzili generatorining 1 chiqish manzili bitlari manzil shinasiga chiqarilishidan
oldin teskari yo'naltiriladi. Ushbu xususiyat tez Fourier konvertatsiyasini (FFT)
amalga oshirishda bit-teskari manzilni tashkil qilishni osonlashtiradi.
Keyingi buyruq manzilining generatori dastur xotirasida buyruqlar manzillarini
hosil qiladi. Keyingi ko'rsatmalar manzilini ishlab chiqaruvchisi hozirda
bajarilayotgan ko'rsatmani o'z ichiga olgan ko'rsatmalar registri tomonidan
boshqariladi. Buyruqlar registri buyruqlar oqimi uchun bir darajadagi quvurlarni
kiritish imkonini beradi. Ko'rsatmalar bitta DSP tsiklida o'qiladi va ko'rsatmalar
registriga yuklanadi va keyingi mashina tsikli davomida bajariladi. Shu bilan birga,
keyingi buyruqning manzili tayyorlanadi. Bo'sh turgan tsikllar sonini kamaytirish
uchun (NOP ko'rsatmalari) navbatdagi ko'rsatmalar manzili generatori bitta tsiklda
shartli sakrashlarni, subroutine qo'ng'iroqlarini va subroutine qaytishini bajaradi.
Tsikl hisoblagichi va tsikl stekasi yordamida signal protsessori dastur tsiklini
qo'shimcha vaqtsiz bajarishi mumkin. Loop qilish uchun qo'shimcha shartli sakrash
ko'rsatmalari talab qilinmaydi.
Adabiyotlar:
1.
ADSP-2100 Family User's Manual, Analog Devises, 1995. — 486
с.
2.
Куприянов М. C. Матюшкин Б. Д. Цифровая обработка сигналов. — 2-
е. — СПб: Политехника, 2000. — 592 с.
3.
Сергиенко А. Б. Цифровая обработка сигналов. — 2-е. — СПб: Питер,
2006. —
с. 751
4.
ru.wikipedia.org Гарвардская архитектура
