Классификация запоминающих устройств

Рис.1 Классификация запоминающих устройств.


2. Принципы организации запоминающих устройств




Рис.2 Принципы организации ЗУ
Для ПЗУ и статических ОЗУ характерны структуры 2D, 3D и 2DM
Структура 2D

к - число хранимых слов;
m - разрядность слов;
М = кхт - информационная емкость памяти (в битах).
Дешифратор адресного кода при наличии разрешающего сигнала CS активизирует одну из выходных линий, разрешая доступ ко всем элементам выбранной строки. Элементы одного столбца соединены вертикальной линией - внутренней линии данных (разрядной линией, линией записи/считывания). Направление обмена определяется усилителями записи/чтения под воздействием сигнала R/W (Read – чтение, Write - запись). Структура 2D применяется только в ЗУ малой емкости из-за чрезмерного усложнения дешифратора при росте числа хранимых слов.
Структура 3D
Позволяет упростить дешифраторы адреса с помощью двух координатной выборки запоминающих элементов.
Пример ЗУ типа ROM (только чтение данных, одноразрядная организация).

Выбирается ЗЭ, находящийся на пересечении линий выходов дешифраторов.
Например для ЗУ емкостью 1 К слов потребуется для 2D – дешифратор с 1024 выходами, а для 3D – 2 дешифратора с 32 выходами.


3. Микросхемы статических оперативных запоминающих устройств (ОЗУ). Внутренняя структура, принципы функционирования, тактовая диаграмма
На принципиальных электрических схемах микросхема памяти изображается обычным прямоугольником с левым и правым полями, как показано на рис. 3 Микросхема имеет три группы входов: адресные входы, вход(ы) данных и управляющие входы.
Количество адресных входов (A0÷Ak) определяется емкостью и организацией микросхемы памяти, а также способом подачи адреса. Нетрудно видеть, что емкость микросхемы EСх, равная произведению количества адресов (слов) N на разрядность хранимых слов n, не определяет однозначно требуемое число адресных входов. Для адресации любого из N слов требуется адрес разрядностью log2N. Например, для адресации микросхемы емкостью EСх = 128 Мбит, имеющей организацию 16М × 8 (адресов × бит), достаточно log2 16М = log2 (24 × 220) = 24 разряда.