Кэш микропроце́ссора

Текущие разработки
1. 
Корнеев В. В., Киселев А. В. 1.2.3 Структурные методы уменьшения времени доступа
к памяти // Современные микропроцессоры. — М.: «Нолидж», 1998. — С. 75—76. —
240 с. — 5000 экз. — 
ISBN 5-98251-050-6
.
2. 
Зависимость производительности процессора от размера кэша L2 (http://www.thg.r
u/cpu/performance_vs_cache/performance_vs_cache-02.html)
. Дата обращения: 20
октября 2011. 
Архивировано (https://web.archive.org/web/20111022195230/http://ww
w.thg.ru/cpu/performance_vs_cache/performance_vs_cache-02.html)
 22 октября
2011 года.
3. 
AMD Athlon II X4 или Phenom II: влияние кэш-памяти L3 на производительность (htt
p://www.thg.ru/cpu/amd_athlon_ii_x4_620_vs_phenom_ii/print.html)
. Дата обращения:
12 января 2015. 
Архивировано (https://web.archive.org/web/20140715103721/http://w
ww.thg.ru/cpu/amd_athlon_ii_x4_620_vs_phenom_ii/print.html)
 15 июля 2014 года.
4. 
Intel 64 and IA-32 Architectures Software Developer’s Manual. Volume 1: Basic
Architecture. Order number 253665-021.
5. 
Understanding Caching (http://www.linuxjournal.com/article/7105)
. Linux Journal. Дата
обращения: 2 мая 2010. 
Архивировано (https://www.webcitation.org/67EG0Yf0S?url=ht
tp://www.linuxjournal.com/article/7105)
 27 апреля 2012 года.
. 
https://www.theregister.co.uk/2004/05/06/hp_mx2_itaniummodule/
 
Архивная копия (h
ttp://web.archive.org/web/20170810091304/https://www.theregister.co.uk/2004/05/06/h
p_mx2_itaniummodule/)
 от 10 августа 2017 на 
Wayback Machine
 "HP has packed mx2
with 32MB of L4 cache "
7. 
https://www.theregister.co.uk/2010/07/23/ibm_z196_mainframe_processor/
 
Архивная
копия (http://web.archive.org/web/20170810210318/https://www.theregister.co.uk/201
0/07/23/ibm_z196_mainframe_processor/)
 от 10 августа 2017 на 
Wayback Machine
«L4 cache memory, which most servers do not have. (IBM added some L4 cache to its EXA
chipsets for Xeon processors from Intel a few years back). This L4 cache is necessary for
one key reason»
Этот раздел статьи ещё не написан.
Узнать больше
Примечания

---

Когерентность кэша
Кэш
Memory part 2: CPU caches (http://lwn.net/Articles/252125/)
Статья на lwn.net (автор
Ulrich Drepper) с детальным описанием кэшей
. 
IBM POWER4 Processor Review. Ixbtlabs (http://ixbtlabs.com/articles/ibmpower4/)
Архивная копия (http://web.archive.org/web/20110713072424/http://ixbtlabs.com/articl
es/ibmpower4/)
 от 13 июля 2011 на 
Wayback Machine
 «An important feature of the L3
cache is a capability to combine separate caches of POWER4 chips up to 4 (128 MBytes)
which allows using address interleaving to speed up the access.»
9. 
Детальное исследование архитектуры AMD64 (http://www.ixbt.com/cpu/amd-hammer-
family2.shtml)
 
Архивная копия (http://web.archive.org/web/20120127154836/http://w
ww.ixbt.com/cpu/amd-hammer-family2.shtml)
 от 27 января 2012 на 
Wayback Machine
// 
ixbt.com
, «Подсистема кэша. Поиск и анализ изменений»
10. 
N.P.Jouppi. «Improving direct-mapped cache performance by the addition of a small fully-
associative cache and prefetch buffers.» — 17th Annual International Symposium on
Computer Architecture, 1990. Proceedings., 
DOI:10.1109/ISCA.1990.134547
11. 
Victim Cache Simulator (http://www.ecs.umass.edu/ece/koren/architecture/VCache/hom
e.html)
. Дата обращения: 12 января 2012. 
Архивировано (https://web.archive.org/we
b/20100502054110/http://www.ecs.umass.edu/ece/koren/architecture/VCache/home.h
tml)
 2 мая 2010 года.
12. 
The Processor-Memory performance gap (http://www.acm.org/crossroads/xrds5-3/pmga
p.html)
 
(недоступная ссылка)
. acm.org. Дата обращения: 8 ноября 2007. 
Архивировано
(https://www.webcitation.org/67EG1BzQt?url=http://xrds.acm.org/)
 27 апреля
2012 года.
13. 
Гук М. 4. Кэширование памяти // Процессоры Pentium II, Pentium Pro и просто
Pentium. — М.: Питер, 1999. — С. 126—143. — 288 с. — 7000 экз. — 
ISBN 5-8046-0043-5
.
14. 
Корнеев В. В., Киселев А. В. 2.2.1.2 Раздельные кэш-память команд и данных //
Современные микропроцессоры. — М.: «Нолидж», 1998. — С. 75—76. — 240 с. —
5000 экз. — 
ISBN 5-98251-050-6
.
См. также
Ссылки

---

 
Последний раз редактировалась 1 месяц назад
 участником 
InternetArchiveBot
 
8-way set-associative кэш (https://web.archive.org/web/20110718154522/http://www.zip
cores.com/skin1/zipdocs/datasheets/cache_8way_set.pdf)
 написанный на 
VHDL
Источник —
https://ru.wikipedia.org/w/index.php?
title=Кэш_процессора&oldid=121658738