Исследование демультиплексоров

---

ФАКУЛЬТЕТ «КОМПЬЮТЕРНЫЙ ИНЖИНИРИНГ»
КАФЕДРА «КОМПЬЮТЕРНЫЕ ИНЖИНИРИНГ»
ПРЕДМЕТ:
ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ ЛОГИЧЕСКИХ УСТРОЙСТВ
ЛАБОРАТОРНАЯ РАБОТА №16-20
Выполнил:
студент Рашидов Нодиржон
группа № 617-20
«____» ____________20___г.
Приняли:
преподаватели Комилов А.О.
Искандаров У.У.
Оценка:
¬¬¬________________________
«____» ____________20___г.

---

Лабораторная работа № 16
Тема: Исследование демультиплексоров.
Цель работы: Изучение принципа работы мультиплексоров, их
принципиальная схема, схематическое обозначение
Демультиплексоры. Демультиплексор выполняет функцию
распределения данных, полученных от одного канала, на несколько
приемников, то есть обратное мультиплексированию. Номер
приемника (активированный выход) определяется кодовой
комбинацией, присвоенной его управляющим входам.
Демультиплексор обычно имеет один вход данных, n адресных
входов и M = 2n выходов. В качестве примера рассмотрим способ
построения демультиплексора «с 1 по 4» (два адресных выхода S0, S1
и четыре выхода Q0 Q3). Можно видеть, что если данные
направляются в одну из выходных строк M, то в остальных
выходных строках поддерживается логический ноль. Таблица
допустимости демультиплексора «от 1 до 4» приведена в таблице
16.1.
Таблица 16.1 Таблица реализаций демультиплексора «с 1 по 4»
Этой таблице соответствует следующая система массового расхода
воздуха (MAF):
Когда необходимо умножить выходные линии, создается
дерево демультиплексора, взяв необходимое количество из чипов
демультиплексора «от 1 до 4», соответственно. Такая древовидная
структура соответствует дереву мультиплексора как зеркальное
отображение. Записи разрешений служат для этого.

---

Рисунок 16.1. Условное обозначение демультиплексора «от 1
до 4» (а) и его схема (б).
Логическая схема, выполняющая заданную функцию с
использованием элементов ИЛИ-НЕ и ее условного графического
представления 13.1. показано на рисунке b.
Контрольные вопросы
1. Какова функция демультиплексора?
2. Приведите пример полного демультиплексора.
3. Приведите пример неполного демультиплексора.
4. Условное обозначение в схеме демультиплексора.
5. Нарисуйте схему демультиплексора на базе МЕ.
Содержание отчета
Студенты читают приведенную выше теоретическую информацию и
готовят отчет с письменным резюме и письменными ответами на
контрольные вопросы.
Отчет
В ходе исследований демультиплексора я узнал что такое
вообще демультиплексор и разницу с самим мультиплексором, какие
функций имеется, как обозначается на схеме и рассмотрели на
примере полного и неполного демультиплексора.

---

Ответы:
1. переключения сигнала с одного информационного входа на один
из информационных выходов.
2. Если между числом выходов и числом адресных входов
действует соотношение n=2 m для
двоичных демультиплексоров или n=3 m для
троичных демультиплексоров, то
такой демультиплексор называют полным.
3. Если n<2 m для двоичных демультиплексоров или n<3 m для
троичных демультиплексоров,
то демультиплексор называют неполным.

---

4.
5.
Лабораторная работа № 17-18.

---

Тема: Исследование арифметико-логических устройств.
Цель работы: Разбираться в арифметико-логических устройствах.
Теоретическая часть.
Устройство, которое выполняет арифметические и логические
операции, называется арифметико-логическим устройством (АЛУ).
Для автоматического решения задач, выраженных в виде
простой последовательности действий, необходимо устройство,
позволяющее сохранять данные, промежуточные и расчетные
результаты, а также хранить информацию о порядке выполнения
простых операций. Такое устройство называется памятью.
Для всех типов АЛУ обязательно выполнять арифметические
операции, такие как вычитание, логическое умножение, логическое
сложение, исключительное ИЛИ, инверсия, сдвиг вправо, сдвиг влево,
положительное сложение (приращение), отрицательное сложение
(декремент).
Обязательные
операции
выполняются
с
использованием оборудования, а это означает, что данные должны
проходить через известные микросхемы для выполнения требуемой
работы.
Принудительные
действия
называются
простыми
действиями. АЛУ не выполняют относительно сложных операций,
таких как арифметическое умножение и деление. Следовательно, эти
операции выполняются с помощью программного сочетания
простых операций. Этот метод называется прошивным способом
выполнения действий. КУА являются одним из основных узлов
воздействия.
АЛУ производятся как отдельные микросхемы или KIS, которые
выполняют 2-, 4-, 8- и 16-битные операции.
Чипы АЛУ, производимые в отрасли, состоят из полного набора
из 16 логических и соответствующих 16 арифметических операций
над двумя переменными. Их список приведен в таблице 5.8. Хотя
AQM предназначен для выполнения множества различных операций,
он выполняет больше арифметических операций сложения и
вычитания (до 45%) и арифметического умножения (до 50%).
Также производятся 8 или 4 наиболее часто используемых
логических
операции:
соединение,
дизъюнкция,
инверсия,
исключительное ИЛИ и xz, а также АЛУ, которые выполняют
соответствующие арифметические операции.
FM
Простейшая структура АЛУ, которая выполняет
арифметические операции на основе логических операций,
представлена следующим образом
(23,1)

---

здесь
,
- Арифметические и логические функции,
выполняемые на i-разрядах, Si - арифметический перенос из
предыдущего разряда. Поскольку наиболее часто используемые
арифметические операции - это сложение и вычитание, структура
АЛУ предназначена для выполнения указанных операций на высоких
скоростях с небольшим количеством логических элементов.
Выполните арифметическое сложение и вычитание.
Принципиальная схема АЛУ с входами для выполнения
арифметической операции сложения-вычитания показана на рисунке
23.1. Для простоты представлена схема устройства с двузначными
числами. Вычитание выполняется путем добавления убывающих X и
дополнительного кода вычитания U.
Используя этот метод, также можно выполнить операцию
вычитания на основе агрегатов, описанных ранее. Следующие
правила применяются для генерации дополнительного кода для
отрицательного двоичного числа:
- инвертируются все цифры, кроме знака (путем изменения 0 с 1
на 1 и 0 на 0);
- после инверсии передается небольшой разряд.
В это время сигнал результата определяется большим
размером сгенерированного кода.
Таблица 17.1
Набор логических и соответствующих арифметических операций,
выполняемых 4-значным АЛУ
Выбор действия
Логичес
кие
операци
и
(Для M =
1)
Арифметические операции
(при M = 0)
S3
S2
S1
S0
= 1 (без
переноса)
= 0
(передаваемый
)
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

---

1
1
1
1
1
1
1
1
1
1
1
1
Схема состоит из двух одинаковых блоков подключения-
отключения (для двухфазных разъемов). Каждый блок состоит из
инвертора НЕ 2 (3), двухвходового элемента HAM 5 (7), комплексного
2 элемента OR-2HAM 4 (6) и однофазного аккумулятора SM 8 (9). В
скобках указано количество элементов второго блока. Оба блока
управляются одним узлом, выполняемым на логическом элементе с
двумя входами ИЛИ ИЛИ НЕ.
В первом случае при подаче сигнала логического 0 на
управляющие входы «+», «-» все входы однобитового аккумулятора
будут иметь нулевые сигналы независимо от значений входных
сигналов xi, yi. . Соответственно, выходные сигналы Si также равны
нулю.
На вход «+» должен быть подан логический сигнал для
завершения операции сложения. С выхода устройства принимаются
сигналы и сигнал передачи, равный результату подключения.
Рисунок 17.1. Фрагмент схемы АЛУ, которая выполняет
арифметическое сложение и вычитание двузначных двоичных чисел.
Для выполнения операции вычитания на вход «-» должен быть
подан логический сигнал. В это время входному коду «b»
аккумулятора присваивается правильный код редуктора. Первые
входы 4 и 6 указанного выше элемента являются активными, те же

---

входы 5 и 7 следующего элемента являются пассивными
логическими сигналами. В результате код развязки проходит через
инвертор на вход «a» аккумулятора, который инвертируется.
Одновременно на входе аккумулятора 8 S формируется сигнал.
Следовательно, на вход «а» аккумулятора подается дополнительный
код
делителя.
Следовательно,
разность
UX
двух
разъемов
формируется на выходе аккумулятора.
Таким образом, на выходе схемы можно получить сумму или
разность
двух
чисел.
Тип
операции
зависит
от
значения
управляющего сигнала.
АЛУ бывают в виде различных интегральных схем в
промышленности или 2-х. Производится как часть KIS, которые
выполняют операции с 4-, 8- и 16-битными операндами.
АЛУ содержит схемы, которые формируют логические и
дополнительные операции для каждой разрядки, а также схемы
быстрой генерации TOS для всех выпусков АЛУ при выполнении
арифметических операций. Следует отметить, что для формирования
четырехбитового АЛУ требуется 70 элементов HAM-NOT или OR-NOT.
Рисунок 17.2. Входы и выходы АЛУ.
На примере ИС К155ИП3 познакомимся с функциональными
возможностями четырехбитного АЛУ. Его условное обозначение
показано на рисунке 9.2. Эта схема может работать в двух режимах,
выполняя логические или арифметические операции. Устройство
может выполнять 16 логических и 16 арифметических операций с
использованием двух 4-битных операндов. Тип операции M (режим

---

управления)
определяется
уровнем
управляющего
сигнала,
подаваемого на вход. Если на вход M подается большой уровень
напряжения (M = 1), то все внутренние переходы блокируются
(блокируются) и устройство последовательно выполняет ту или иную
логическую операцию. Если на вход M подан небольшой уровень
напряжения M (M = 0), все внутренние переходы разрешены и
арифметические операции выполняются над двумя четырехбитными
операндами. В дополнение к входу M, который управляет режимом,
микросхема также управляется параллельными входами S0-S3. Эта
комбинация сигналов на входах выбирает точное действие, которое
необходимо выполнить.
Входам A0-A3 присваивается четырехбитовый операнд A, а
входам V0-V3 - операнд -V. На входе SG поступает сигнал передачи.
Результат выбранной АЛУ функции из 32 операций передается на
выходы F0-F3. На выходе (после четырех разрядов) сигнал передачи
снимается. Этот сигнал передается на вход SG следующего АЛУ.
Помимо выходов F0-F3, микросхема IP3 имеет три дополнительных
выхода: A = V - выход встроенного компаратора, отражающий
равенство операндов; G - выход, образующий проводник; R - выход
распределения передачи. Выходы G и R используются для
организации перехода между оболочками АЛУ, соединяющих
многоразрядные цепи.
Если максимальная скорость не требуется в АЛУ с несколькими
оболочками, можно использовать простой импульсный режим
передачи. Для этого выход SG + 4 проводника объединяется с
входом проводимости SP следующего АЛУ. Специальная микросхема
передачи скорости K155IP4 установлена между инструментами
K155IP3 для выполнения быстрых операций. Одна оболочка MP4
может обслуживать до четырех АЛУ IP3.
Множители.
50% операций, выполняемых на компьютере, выполняются
путем арифметического умножения. Следовательно, компьютер
является
показателем
качества,
времени,
затраченного
на
выполнение
этой
операции.
Если
умножение
выполняется
последовательно с операциями сложения и вычитания, то время
умножения
будет
значительно
больше.
Поэтому
быстрые
одноканальные умножители производятся в виде отдельных
микросхем или как рабочие узлы внутри KIS. В них алгоритм
умножения называется модифицированным алгоритмом Бута или
специальным алгоритмом умножения. Он не требует отдельных
операций над знаковыми символами и модулями умножения, но
сама операция умножения приводит к добавлению специальных

---

операций умножения разрядов умножителя.
Обычны матричные умножители с однородной структурой.
Основой таких умножителей является блок матричных умножителей,
который выполняет умножение 2-битных двоичных умножителей A
(a1a0) xV (b1b0), в которые добавляются специальные умножители.
a
1
a
0
x
b
1
b
0
______________
b
1
a
1
b
1
a
0
+
b
0
a
1
b
0
a
0
_______________________
M
1
M
2
M
1
M
0
Из примера видно, что в процессе выполнения операции
умножения формируются специальные множители, которые
складываются после соответствующих сдвигов относительно друг
друга.
Принципиальная схема структуры блока 2-битного матричного
умножителя показана на рисунке 17.3.
Рисунок 17.3. Схема структуры блока матричного умножителя.
В этом блоке матрица из 4 элементов 2HAM одновременно
формирует разряды всех специальных продуктов, полученные
результаты складываются с использованием двух однозначных
агрегатных
матриц.
Рассмотрим
алгоритм
умножения
двух
умножителей с зарядом A (a3a2a1a0) xV (b3b2b1b0).

---

Этот алгоритм можно описать как комбинацию четырех блоков
одного типа (разделенных штрих-кодом). Каждый блок представляет
собой устройство, как показано на рисунке 9.3, с двумя
дополнительными аккумуляторами, которые выполняют операцию
сложения. Таким образом, в дополнение к сигналу передачи,
полученному добавлением специальных продуктов b1a0 и b0a1 для
формирования значения разгрузки M2 специального продукта b1a1,
мы можем добавить специальные продукты b2a0 и b0a2,
генерируемые в соседних блоках в самом блоке. .
Реализация алгоритма загрузки значительно сокращает время
умножения.
Контрольные вопросы
1. Какие устройства называются арифметико-логическими
устройствами.
2. Объясните принцип работы арифметико-логического
устройства.
3. Какие элементы составляют арифметико-логическое
устройство?
4. Объясните принципиальную схему арифметико-логического
устройства.
Отчет
В ходе исследований арифметико-логических устройств,
я узнал какие устройства являются арифметико-логическими и
какие элементы составляют его, а также принцип работы. И на
примере рассмотрели принципиальную схему арифметико-
логического устройства.
Ответы
1. Устройства предназначенные для выполнения логических и
математически. операций над двоичными числами. АЛУ входит в
состав любого микропроцессора.
2. АЛУ – это блок процессора, который под управлением устройства

---

управления служит для выполнения арифметических и логических
преобразований над данными, называемыми в этом случае
операндами.
3. Сумматор, регистр и устройства управления
4. Для реализации принципиальной схемы для формирования
выходного сигнала А используются один корпуса микросхем
К561ЛА7 и один корпус К561ЛА9. Для создания сигналов d, b и c
используются соответственно нормально замкнутый контакт,
нормально разомкнутый и перекидной контакт.

---

Лабораторная работа 19-20.
Тема: Исследование интегральных цифро-аналоговых и аналого-
цифровых преобразователей.
Цель работы:
Исследование интегральных цифро-аналоговых и
аналого-цифровых преобразователей
Существуют различные способы преобразования аналоговых
сигналов UA (t) (t - время перехода) в цифровые сигналы UD (k) (k -
целое число). Наиболее распространенными из них являются
временная дискретизация и квантование уровня.
.
Дискретность- UA (t) означает преобразование сигнала UA (k) в
кратковременные последовательные импульсы. Такая
дискретизация осуществляется с помощью амплитудно-импульсного
модулятора. На один из его входов подается дискретный аналоговый
сигнал, а на другой - короткая серия импульсов.
Чем меньше интервал представления аналоговых сигналов
последовательными импульсами, тем выше точность. Однако это
увеличивает количество цифровых сигналов. Поэтому необходимо
выбрать наиболее удобное решение. Это решение дается теоремой
В.А. Котельникова.
Согласно этой теореме
Если известны числовые значения
сигнала, равные 1 / (2 yu), то можно восстановить произвольный
сигнал с частотой, не превышающей yu в спектре:
(19,1)
В течение периода выборки числовые значения сигнала
меняются. В зависимости от уровня сигнала можно преобразовать
числовые значения сигнала в цифровые сигналы методом
квантования.
Диапазон от Umax до Umin, в котором изменяется входное
напряжение, разделен на 2n интервалов. Ширина интервала
(19,2)
шаг квантования
называется. Каждому интервалу присваивается n-
значный код. Обычно этот код равен номеру интервала, записанному
в двоичной системе счисления. Определенные искажения возникают
при квантовании сигнала и наоборот, когда цифровой сигнал
преобразуется обратно в аналоговый сигнал. Это называется

---

взаимодействием квантования. Эффективное напряжение шума
квантования:
(19,3)
Выборка и квантование сигнала Преобразует аналоговый
сигнал в цифровой сигнал -
ASRSA
делается насквозь. И наоборот,
восстановление аналогового сигнала из цифрового сигнала
выполняется с помощью преобразователей цифрового сигнала в
аналоговый сигнал (RSASA).
Устройства, преобразующие аналоговые сигналы в цифровые.
состоит из двух частей - амплитудно-импульсного модулятора и
квантователя.
Рисунок 19.1. Квантование сигналов с помощью компараторов.
Квантование сигналов может быть выполнено следующими
способами.
В
первом
методе
квантованное
напряжение
сравнивается с базовыми напряжениями с помощью компаратора 2n
-1
(рисунок
22.1).
Базовые
напряжения
получаются
от
распределителей
резисторов.
Если
квантованное
напряжение
меньше, чем базовое n-напряжение, на выходе n-компаратора
генерируется логический сигнал «O», а если он велик, генерируется
сигнал «1». сигнал выводится из компрессоров и передается на
кодировщик, где он преобразуется в n-значный параллельный код.
Поэтому этот метод называется параллельной схемой. В этих
устройствах время изменения одного отсчета составляет около 20 -
100 нс.
Второй метод называется выравниванием по комнатам.
Соответственно,
квантованное
напряжение
ОНА
А
(к)
n
раз
последовательно сравнивается с n базовыми напряжениями

---

(рисунок
24.2).
Ранее
напряжение
UA
(k)
сравнивалось
с
напряжением базовой ячейки:
(
19,4)
Если UA (k)>U10 ,. . . Если 0, бщлса, Xn = 1. Если UA (k) то Xn = 0. затем напряжение UA (k) сравнивается с базовым
напряжением ячейки (n - 1).
(19,5)
и определяется значение (n - 1) - ячейки кода. Каждое последующее
сравнение определяет значение следующей кодовой комнаты.
Третий метод называется методом последовательного расчета.
Этот метод представляет собой квантовый шаг
Рисунок 19.2. Квантование сигналов методом выравнивания по
комнатам (преобразователь RAA-цифровых сигналов в аналоговые;
MP-микропроцессор).
Есть несколько схем, которые работают с этим типом (Рисунок
25.2). Приведенные выше схемы отличаются друг от друга точностью.
Параллельная цепь работает быстрее, последовательная цепь
работает медленнее.
Цифро-аналоговые преобразователи
Преобразователи цифрового сигнала в аналоговый сигнал,
часто выполняется через управляемые резистивные распределители
напряжения (рисунок 25.3).

---

Рисунок 19.3. Блок-схема преобразователя аналогового сигнала с
цифровыми сигналами (а) и изменением напряжения на его выходе
(б).
В этом случае код цифрового сигнала UD - Xn. . . В зависимости
от X2, X1 подключаются разные резисторы. По мере изменения кода
цифрового сигнала изменяется и коэффициент пропускания
распределителя. Из-за изменения коэффициента проводимости
выходное напряжение изменяется неравномерно при подаче
постоянного напряжения на вход этого распределителя.
Подключение и отключение распределителей напряжения
осуществляется электронными выключателями.
Рисунок 19.4. Матрица резисторов, которая действует как
распределитель напряжения (a), представляет собой схему
переключателя, которая управляет сигналами (b).
Функцию распределителя напряжения выполняет резисторная
матрица. Внешний вид такой матрицы показан на рисунке 25.4 а.
Схема переключателя, управляющего сигналами в двоичной системе,
показана на рисунке 25.4 b. Степень точности преобразования
цифрового сигнала в аналоговый зависит от точности подготовки
резисторов и стабильности их параметров в рабочем режиме.
Контрольные вопросы
1.
Дайте общую информацию о ЦАП и АЦП
2.
Объясните процесс АЦП
3.
Объясните процесс ЦАП

---

4.
Объясните теорему Котельникова.
Отчет
В ходе исследований интегральных цифро-аналоговых и аналого-
цифровых преобразователей, я узнал об устройствах, преобразующие
аналоговые сигналы в цифровые и наоборот цифровые в аналоговые.
И рассмотрели на примере процесс преобразования.
Ответы
1. ЦАП – цифро-аналоговые преобразователи – устройства,
предназначенные для преобразования дискретного (цифрового)
сигнала в непрерывный (аналоговый) сигнал. Преобразование
производится пропорционально двоичному коду сигнала.
АЦП – аналого-цифровые преобразователи – устройства,
предназначенные для преобразования непрерывных (аналоговых)
сигналов в цифровые.
2. входной сигнал поступает одновременно на все «плюсовые»
входы компараторов, а на «минусовые» подается ряд напряжений,
получаемых из опорного путем деления резисторами R.
3. Принцип работы ЦАП состоит в суммировании аналоговых
сигналов,
пропорциональных
весам
разрядов
входного
цифрового кода, с коэффициентами, равными нулю или единице в
зависимости от значения соответствующего разряда кода. ЦАП
преобразует цифровой двоичный код. Q Q Q Q в аналоговую
величину, обычно напряжение U. Каждый разряд двоичного кода
имеет определенный вес i-го разряда вдвое больше, чем вес (i-1)-
го.
4. Теорема Котельникова гласит о том, что непрерывный сигнал с
ограниченным спектром можно точно восстановить по его
дискретным отчетам, если они были взяты с частотой
дискретизации, превышающей максимальную частоту сигнала
минимум в два раза! В виде формулы это можно описать, как
частота дискретизации fs должна быть больше или равна чем 2f
максимальное.

---