Доступная пропускная способность сети atm, порядка Гбит/с, позволяет широкополосным приложениям взаимодействовать с использованием инфраструктуры atm

Рисунок-11.39:
11.7.5. Блок мультиплексирования ячеек: объяснение основных конструктивных особенностей Tcomm . ASIC.
Блок мультиплексирования ячеек состоит из четырех модулей (рис. 11.40):

• 
  Вход модуль
  
• 
  Входной модуль FIFO
  
• 
  Мультиплексирование модуль
  
• 
  Выход модуль
  

Рисунок-11.40:
Их функциональные возможности и основные конструктивные особенности заключаются в следующем:
Модули ввода и вывода реализуют протокол UTOPIA (первый и второй уровень), стандартный протокол связи ATM-Forum между уровнем ATM и объектом физического уровня. Общими элементами конструкции, используемыми в обоих модулях, являются регистры, конечные автоматы, счетчики и логика для сравнения значений регистров, как показано на следующих рисунках (рисунок 11.41 и рисунок 11.42).

Рисунок-11.41:

Рисунок-11.42:
Модуль FIFO изолирует два разных домена часов: домен часов входной ячейки и домен часов выходной ячейки. Кроме того, он позволяет сохранять ячейки (First Input, First Output), когда протокол UTOPIA останавливает поток ячеек.
Наличие разных доменов тактовых импульсов является характерной чертой телекоммуникационных систем на кристалле, которая добавляет новое измерение к сложности проектирования: несинхронизированные домены тактовых импульсов генерируются в триггерах, которые взаимодействуют с метастабильным поведением обоих доменов. Если желательна реальная работа системы, должны быть реализованы методы снижения вероятности метастабильного поведения триггера.
Очередь FIFO реализована с двухпортовой оперативной памятью и двумя регистрами для хранения адресов: указателем записи и чтения. Часть из это очередь является показано в рисунок 11.43.

Рисунок-11.43:
Модуль мультиплексирования заменяет пустые ячейки на назначенные. Модуль вставки имеет два регистра, чтобы избежать потери частей ячейки при остановке протокола UTOPIA, еще два регистра для задержки информации, поступающей из сети, и один регистр для конвейерной обработки модуля (рис. 11.44).