|
разделенными, и при программировании с этим приходится мириться.
Следующий интересный момент связан с тем, что размер сегмента в защищен-
ном режиме может достигать 4 Гбайт, то есть занимать все доступное физическое
пространство памяти. Как это возможно, если суммарный размер поля размера
сегмента составляет всего 20 битов, что соответствует величине 1 Мбайт? Секрет
скрыт в поле гранулярности — бит G (см. рис. 2.9). Если G = 0, то значение в поле
размера сегмента означает размер сегмента в байтах, если G - 1, — то в страницах.
Размер страницы составляет 4 Кбайт. Нетрудно
что когда максималь-
ное значение поля размера сегмента составляет
то это соответствует 1 М стра-
ниц или величине 1 М х 4 Кбайт = 4 Гбайт.
Выведение информации о базовом адресе сегмента и его размере на уровень
процессора позволяет аппаратно контролировать работу программ с памятью
и предотвращать обращения к несуществующим адресам либо к адресам, находя-
щимся вне предела, разрешенного полем размера сегмента limit.
Другой аспект защиты заключается в том, что сегменты неравноправны в пра-
вах доступа к ним. Информация об этом содержится в специальном байте AR, вхо-
дящем в состав дескриптора. Наиболее важные поля байта AR — это
и биты R/W,
C/ED и I, которые вместе определяют тип сегмента. Поле
— часть механизма
защиты по привилегиям. Суть этого механизма заключается в том, что конкрет-
ный сегмент может находиться на одном из четырех уровней привилегированно-
сти с номерами О, 1, 2 и 3. Самым привилегированным является уровень 0. Суще-
ствует ряд ограничений (опять-таки на аппаратном уровне) на взаимодействие
сегментов кода, данных и стека с различными уровнями привилегий.
56 Глава 2. Программно-аппаратная архитектура IA-32 процессоров Intel
Итак, мы выяснили, что в защищенном режиме перед использованием любой
области памяти должна быть проведена определенная работа по инициализации
соответствующего дескриптора. Эту работу выполняет операционная система или
программа, сегменты которой также описываются подобными дескрипторами. Все
дескрипторы собираются вместе в одну из трех дескрипторных таблиц:
таблица (Global Descriptor Table, GDT), ее адрес
хранится в регистре GDTR;
дескрипторная таблица (Local Descriptor Table, LDT), ее адрес хра-
нится в регистре LDTR;
дескрипторная таблица векторов прерываний (Interrupt Descriptor Table, IDT),
ее адрес хранится в регистре IDTR.
В какую именно таблицу должен быть помещен дескриптор, определяется
назначением. Адрес, по которому размещаются эти
таблицы, мо-
жет быть любым; он хранится в специально предназначенном для этого адреса си-
стемном регистре.
Схемы, показанные на рис. 2.7, б и в, иллюстрируют Принцип формирования
адреса в защищенном режиме. Важно отметить изменение роли сегментных реги-
стров. В защищенном режиме они содержат не адрес, а селектор, то есть указатель
на соответствующую ячейку одной из дескрипторных таблиц (GDT или LDT).
Остальные элементы архитектуры IA-32, такие как формат машинных команд,
типы данных и др., логично рассмотреть в следующих главах в контексте соответ-
ствующих аспектов использования языка ассемблера.
Итоги
Понимание архитектуры ЭВМ является ключевым для изучения ассемблера.
Это касается любого типа компьютера. Структура ассемблера, формат его
команд, адресация операндов и т. д. полностью отражают особенности архитек-
туры компьютера. Есть общие архитектурные свойства, присущие всем совре-
менным машинам фон-неймановской архитектуры, и есть частные свойства,
присущие конкретному типу компьютеров.
Целью изучения архитектуры является:
выявление набора доступных для программирования регистров, их функ-
ционального назначения и структуры;
D понимание организации оперативной памяти и порядка ее использования;
П знакомство с типами данных;
П изучение формата машинных команд;
П выяснение организации обработки прерываний.
И Процессор содержит 32 доступных тем или иным образом регистра. Они делят-
ся на пользовательские и системные.
* Пользовательские регистры имеют определенное функциональное назначение.
Среди них особо нужно выделить регистр флагов FLAGS и регистр указателя
команды EIP. Назначение регистра EFLAGS — отражать состояние процессора
Итоги 57
после выполнения последней машинной команды. Регистр EIP содержит адрес
следующей выполняемой машинной команды. Доступ к этим регистрам, в силу
их специфики, со стороны программ пользователя ограничен.
Процессор имеет три основных режима работы:
D реальный режим, который использовался для i8086 и поддерживается до сих
пор для обеспечения совместимости программного обеспечения;
защищенный режим, который впервые появился в i80286;
D режим виртуального процессора
обеспечивает полную эмуляцию
позволяя при этом организовать многозадачную работу нескольких таких
программ.
Процессор имеет сложную систему управления памятью, функционирование
которой зависит от режима работы процессора.
Do'stlaringiz bilan baham: |
