RISC- ва CISC-архитектуралар, қуриш ва амалга оширишнинг асосий тамойиллари Кўрсатилган чекловларни олиб ташлаш учун Берклейда (Ақш, Калифорния) регистрга-йўналтирилган RISC – архитектураси ишлаб чиқилди. Бу архитектурага эга бўлган компютерлар баъзан қисқартирилган буйруқлар тўпламига эга бўлган компютерлар деб юритилади. Унинг моҳияти энг кенг тарқалган операцияларни аниқлаш ва уларни тезкор амалга ошириш учун мослаштирилган архитектурани яратишдир. Бу чекланган ресурслар муҳитида юқори ўтказиш қобилиятига эга компьютерларни ишлаб чиқиш учун имкон берди.
Компютер саноати RISC – архитектурасига эга тизимлар ҳақиқий портлашни юзага келтирди. RISC концепциясига асосланган ишчи станциялар ва серверлар ушбу платформаларда ишлатиладиган UNIX туридаги операцион тизимларнинг ўзига хос характеристикалари ва ноёб хусусиятлари туфайли етакчи мавқега эга бўлди.
RISC- ва CISC-архитектуралар, қуриш ва амалга оширишнинг асосий тамойиллари COMPLETE INSTRUCTION SET COMPUTER
CISC (Complete Instruction Set Computer) - bu quyidagi xususiyatlar to'plami bilan tavsiflangan protsessor arxitekturasi kontseptsiyasi:
· Format va uzunlik jihatidan farq qiluvchi juda ko'p buyruqlar;
· Ko'p sonli turli xil adreslash rejimlarini joriy etish;
· Murakkab ko'rsatmalar kodlashi mavjud.
CISC protsessori har xil uzunlikdagi yanada murakkab buyruqlar bilan shug'ullanishi kerak. Bitta CISC buyrug'i tezroq bajarilishi mumkin, lekin bir nechta CISC buyruqlarini parallel ravishda qayta ishlash qiyinroq.
COMPLETE INSTRUCTION SET COMPUTER
CISC
ADD [0x12],1
REDUCED INSTRUCTION SET COMPUTER
RISC
MOV R2, 0X12
LDR R1,[R2]
ADD R1,R1,1
STR R1,[R2]
Oddiy buyruqlar
Qiyin buyruqlar
Buyruqlarni turli xil o'lchamda buladi
Buyruqlarni turli xil o'lchamda buladi
CISC
RISC core
decoder
ADD [0x12],1
load
add
store
CISC ARXITEKTURASINING AFZALLIKLARI
Buyruqlar to'plamlarining ixchamligi dasturlarning hajmini pasaytiradi va xotiraga kirish sonini kamaytiradi.
Buyruqlar to'plamlari yuqori darajadagi dasturiy konstruktsiyalarni qo'llab-quvvatlashni o'z ichiga oladi.
CISC ARXITEKTURASINING KAMCHILIKLARI
Buyruqlarning tartibsiz oqimi.
Uskunaning yuqori narxi.
Hisoblashlarni parallellashtirish bilan bog'liq qiyinchiliklar.
Skalyar arxitektura
Scalar
Vekturniy arxitektura
Vector
CPU
CPU
ADD [0x12],1
A . 5
12
23
13
23
...
B . 33
27
16
42
18
...
C . 38
38
39
55
41
...
+
=
Bitta buyruq-ko'p ma'lumot
Single instruction-Multiple Data, SIMD
Graphics Processing Unit, GPU
CISC - Complete Instruction Set Computer
Для CISC-процессоров характерно: сравнительно небольшое число регистров общего назначения; большое количество машинных команд, некоторые из которых нагружены семантически аналогично операторам высокоуровневых языков программирования и выполняются за много тактов; большое количество методов адресации; большое количество форматов команд различной разрядности; преобладание двухадресного формата команд; наличие
REDUCED INSTRUCTION SET COMPUTER
RISC (Reduced Instruction Set Computer). Qisqartirilgan buyruqlar to'plami protsessori. Buyruqlar tizimi soddalashtirilgan. Barcha buyruqlar oddiy kodlash bilan bir xil formatga ega. Xotiraga yuklash va yozish buyruqlari orqali erishiladi, qolgan buyruqlar registr-registr turidir. Protsessorga keladigan buyruq oldindan maydonlarga bo'lingan va qo'shimcha kodlashni talab qilmaydi.
Qo'shimcha komponentlarni kiritish uchun kristalning bir qismi bo'shatiladi. Integratsiya darajasi oldingi me'morchilikka qaraganda pastroq, shuning uchun yuqori ishlash uchun pastroq soat tezligiga ruxsat beriladi. Buyruq RAMni kamroq chalg'itadi, CPU arzonroq. Ushbu arxitekturalarda dasturiy ta'minot mosligi mavjud emas. Ushbu texnologiya CISC texnologiyasiga mos keladigan dasturiy ta'minot sifatida malga oshirilishi mumkin (masalan, superscalar texnologiyasi).
RISC buyruqlari sodda bo'lgani uchun ularni bajarish uchun kamroq eshiklar talab qilinadi, bu esa oxir-oqibat protsessor narxini pasaytiradi. Ammo bugungi kunda dasturiy ta'minotning aksariyati Intel CISC protsessorlari uchun maxsus yozilgan va tuzilgan. RISC arxitekturasidan foydalanish uchun joriy dasturlar qayta kompilyatsiya qilinishi va ba'zida noldan qayta yozilishi kerak.
RISC ARCHITECTURENING AFZALLIKLARI
Buyruqlar oqimining tartibsizligini kamaytirish
Fazoviy parallellik bilan boyitish
RISC-архитектурасининг тўрт асосий тамойиллари:
- ҳар бир буйруқ, унинг туридан қатъий назар, иложи борича қисқа бўлиши керак бўлган битта машина циклида бажарилади;
- барча буйруқлар бир хил узунликка эга бўлиши ва минимал манзил форматларидан фойдаланиши керак, бу процессорни марказий бошқарувининг мантиқини кескин осонлаштиради;
- хотирага мурожаат фақат ёзиш ва ўқиш операциялари бажарилганда амалга оширилади ва барча маълумотларни қайта ишлаш фақат процессорнинг регистр таркибида амалга оширилади;
- буйруқлар тизими юқори даражадаги тилни қўллаб - қувватлаши керак (турли дастурлаш тиллари учун энг самарали бўлган буйруқлар тизимини танлаш маъноси).
Вақт ўтиши билан бу тамойилларнинг айримларининг талқини ўзгарди. Хусусан, технологиянинг ортиб бораётган имкониятлари буйруқлар таркибини чеклашни сезиларли даражада юмшатишга имкон берди: биринчи авлод архитектураларида ишлатиладиган элликта кўрсатма ўрнига замонавий RISC процессорлари 150 га яқин кўрсатмаларни амалга оширади. Бироқ RISC асосий қонуни шундай эди ва сақланиб қолмоқда:
маълумотларни қайта ишлаш фақат регистр таркибида ва фақат "регистр-регистр-регистр" буйруқлари форматида бажарилиши керак.
