Axborot texnologiyalari universiteti urganch filiali telekommunikatsiya texnologiyalari

VLIW arxitekturasi

 mikroprotsessorlarda ichki parallellik tushunchasini 

amalga  oshirishlardan  biridir.    Ularning  ishlash  ko'rsatkichlarini  ikki  usulda 

oshirish  mumkin:  soat  chastotasini  yoki  tsiklda  bajariladigan  operatsiyalar 

sonini  ko'paytirish  orqali.    Birinchi  holda,  "tezkor"  texnologiyalardan 

foydalanish  talab  etiladi  (masalan,  kremniy  o'rniga  gallium  arsenididan 

foydalanish)  va  me'moriy  echimlar  kabi  chuqur  truboprovodlar  (bir  soat  tsikli 

ichida  quvur  liniyasi,  har  bir  vaqtning  o'zida  barcha  mantiqiy  uning  alohida 

qismlari emas, balki kristall bloklari ishtirok etadi) ...  Bitta tsiklda bajariladigan 

operatsiyalar  sonini  ko'paytirish  uchun  bir  nechta  mikrosxemada  ishlov  berish 

modullarini  bitta  mikrosxemaga  joylashtirish  va  mashina  ko'rsatmalarining 

ishonchli  parallel  bajarilishini  ta'minlash  zarur,  bu  barcha  modullarni  bir 

vaqtning  o'zida  yoqish  imkonini  beradi.    Ushbu  kontekstdagi  ishonchlilik 

hisoblash  natijalari  to'g'ri  bo'lishini  anglatadi.    Masalan,  o'zaro  bog'liq  bo'lgan 

ikkita  ifodani  quyidagicha  ko'rib  chiqing:  A  =  B  +  C  va  B  =  D  +  E    A 

---

o'zgaruvchining qiymati ushbu ifodalarni baholash tartibiga qarab har xil bo'ladi 

(avval A, keyin B yoki aksincha), lekin dastur faqat bitta aniq qiymatni nazarda 

tutadi.    Va  agar  biz  endi  ushbu  ifodalarni  parallel  ravishda  hisoblasak,  unda 

to'g'ri  natijani  faqat  ma'lum  bir  ehtimol  bilan  kutish  mumkin  va  kafolat 

berilmaydi.    Hisoblash  tartibini  rejalashtirish  zamonaviy  protsessorni 

loyihalashda  hal  qilinishi  kerak  bo'lgan  juda  qiyin  vazifadir.    Superskalar 

me'morchiligida  mashina  yo'riqnomalari  (masalan,  P6  va  Inteldan  keyingi  P6 

arxitekturalarida buyruqni qayta tartibga soluvchi bufer - ReOrder Buffer, ROB) 

o'rtasidagi  bog'liqlikni  aniqlash  uchun  juda  murakkab  apparat  echimidan 

foydalaniladi.    Shu  bilan  birga,  funktsional  ishlov  berish  modullari  sonining 

ko'payishi bilan bunday apparat rejalashtiruvchisi hajmi keskin o'sib boradi, bu 

oxir-oqibat butun protsessor o'lishini o'z ichiga olishi mumkin.  Shuning uchun 

superscalar  loyihalari  bir  tsiklda  qayta  ishlangan  5-6  ta  ko'rsatma  darajasida 

to'xtadi.  Darhaqiqat, VLIW dasturining amaldagi tatbiq etilishi har doim 100% 

paketni  to'ldirish  bilan  maqtanmaydi  -  haqiqiy  yuk  soatiga  6-7  ta  ko'rsatmani 

tashkil etadi - bu RISC protsessorlari orasida etakchilar bilan bir xil.  Shu bilan 

bir  qatorda,  VLIW  bilan  tuzilganidek,  barcha  rejalashtirishlarni  dasturiy 

ta'minotga  o'tkazishingiz  mumkin.    "Aqlli"  kompilyator  dasturdagi  barcha 

mustaqil ko'rsatmalarni izlashi, ularni juda uzun qatorlarga (uzun ko'rsatmalar) 

birlashtirishi va keyin ularni funktsional modullar tomonidan bir vaqtning o'zida 

bajarilishi uchun yuborishi kerak, ularning soni kamida kam emas. bunday uzoq 

jamoadagi operatsiyalar soni.  Juda uzun ko'rsatmalar (VLIW) odatda 256-1024 

bit hajmga ega, ammo ba'zida ular kichikroq bo'ladi.  Har bir funktsional modul 

uchun  operatsiyalarni  kodlaydigan  maydonlarning  kattaligi  bunday  meta-

yo'riqnomada juda kichikdir.