|
p va s chiqish signallari uchun mantiqiy funktsiyalar mukammal disyunktiv normal shaklda (MDNSh) yozilishi kerak. Signal p ustuni faqat bitta 1 ni o‘z ichiga oladi, shuning uchun p uchun ifoda bitta mintermni o‘z ichiga oladi.
(Izoh:(https://ru.wiktionary.org/wiki/%D0%BC%D0%B8%D0%BD%D1%82%D0%B5%D1%80%D0%BC) Matematika. O‘zgaruvchilarning yagona qiymatlari to‘plami bo‘yicha haqiqiy qiymatni qabul qiladigan mantiqiy funktsiya.)
s funktsiyasi ikkita mintermni o‘z ichiga oladi va 2-modul bo‘yicha yig‘indi operatsiyasi hisoblanadi:
.
Ushbu misolda mantiqiy funktsiyalarni minimallashtirish shart emas.
Olingan formulalar diagramma tuzishga imkon beradi, variantlardan biri 2-rasmda ko‘rsatilgan.
2-rasm. Yarim qo‘shuvchi (polusummator) sxemasi.
Mantiqiy funktsiyalarga ko‘ra, yarim qo‘shuvchining Verilog tilida tavsifini tuzish mumkin (1-misol).
//1_misol_Yarim_qo‘shuvchi,
//funksiya bo‘yicha tavsif
module v1_hs (a, b, p, s); //3
input a, b; //4
output p, s; //5
assign s = a ˆ b; //6
assign p = a & b; //7
endmodule //8
1, 2-qatorlar izoh, 3-qator sarlavha boʻlib, module kalit soʻzini, soʻngra qurilma nomi va barcha kirish va chiqish signallari roʻyxatini vergul bilan ajratilgan holda qavslar ichida koʻrsatadi. Ushbu qatorni yozishda qurilma belgisida ko‘rsatilgan pinlarning belgilaridan foydalanilgan. Bu holda tanlangan v1_hs nomi Verilog, 1 misol, yarim qo‘shuvchi degan ma’noni anglatadi. Barcha qatorlar nuqtali vergul bilan tugaydi.
Input kalit so‘zidan keyin 4- va 5-qatorlarda kirish signallari vergul bilan ajratilgan holda sanab o‘tiladi, so‘ngra xuddi shu tarzda output so‘zidan keyin barcha chiqish signallari sanab o‘tiladi. Ushbu qurilmaning barcha signallari bir bitli wire turida. Ushbu signal turlarini tavsifda ko‘rsatish shart emas, ular standart holda tayinlanadi.
(6, 7-satrlar) Mantiqiy operatorlarda birinchi navbatda majburiy kalit so‘z assign, keyin esa p yoki s qo‘shuvchilaridan birinining chiquvchi signalini tavsiflovchi mantiqiy funktsiya yozilgan. Funksiyaning yozilishi mantiq algebrasida qabul qilingan mantiqiy amallar belgilarini Verilog tilining belgilariga almashtirish orqali bajarilgan.
p = a ⋅ b mantiqiy funktsiyani 7-satr tavsiflaydi: assign p = a & b, s = a ⊕ b funktsiyani esa 6-satr tavsiflaydi: assign s = a ˆ b.
8-qator – tavsifni tugatilishi – endmodule kalit so‘zi, undan keyin hech qanday tinish belgilari bo‘lmasligi kerak.
Verilog tili qurilma tavsifining boshqa turini taqdim etadi - bu qurilma ishlashi algoritmini yoki chiqish signalining kirish signallariga bog'liqligini tavsiflovchi xatti-harakatlar tavsifidir. Xatti-xarakatlar tavsifi odatda qisqaroq va tushunish osonroq. Uni tuzish uchun qurilmaning ishlash algoritmini aniqlash kerak.
Haqiqiylik (Chinlik) jadvalini tahlil qilish shunday algoritmni aniqlash imkonini beradi. Yarim qo‘shuvchida ikkita bir razryadli atamalar qo‘shiladi (3-rasm), natijada esa ikkita bir razryadli o‘zgaruvchilar olinadi. 1-jadvaldan kelib chiqadiki, p va s signallarini kiruvchi qo‘shiluvchilarning summasiga teng 2-razryadli ikkilik songa birlashtirish mumkin, bu holda p ni ko‘chirishda katta razryad, s summasi esa kichkina razryad hisoblanadi.
3-rasm. Yarim qo‘shuvchining ishini tushuntirish
Yarim qo‘shuvchining xatti-harakati tavsifi 2-misolda keltirilgan. Uning oldingi misoldan farqlari yarim qo‘shuvchining ishlashini tavsiflovchi nomi va 6-satrda.
//2-misol_Yarim_qo‘shuvchi
//xatti-xarakat_tavsifi
module v2_hs (a, b, p, s); //3
input a, b; //4
output p, s; //5
assign {p,s} = a + b; //6
endmodule //7
6-qatorda p va s signallari birlashtirish operatori yordamida 2 razryadli so‘zga (vektor) birlashtirilgan. Ushbu operatorni belgilash uchun birlashtiriluvchi signallar vergul bilan ajratilgan holda jingalak qavslar ({}) ichiga yoziladi. Operatorning bajarilishi natijasida ko‘rsatilgan signallar 2 raryadli kod (vektor) ni ifodalaydi. 6-qatorda ushbu vektorga qo‘shiluvchilar yig‘indisiga teng qiymat beriladi.
Yarim qo‘shuvchining ishlashini tahlil qilish va chinlik jadvali sinov signallarini yaratish va qurilmani modellashtirishda ishlatilishi mumkin bo‘lgan nazariy vaqt diagrammalarini qurishga imkon beradi (4-rasm)
4-rasm. Yarim qo‘shuvchining ishlashini tushuntiruvchi vaqt diagrammalari
Do'stlaringiz bilan baham: |
